提高并行交替式高速数字化系统分辨率的研究

本文是关于幅度非均匀取样信号理论及其应用的第二篇论文.本文首先分析了文献［1］中的偏置误差对输入信号频谱的影响，说明了提高幅度分辨率的基本原理，然后推导出了输入信号为正弦信号时附加信号的频谱表达式，提出了两种提高该系统的幅度分辨率的方法.最后进行了计算机仿真，给出了系统的有效位数和输入信号频率的关系曲线.

提高并行交替式ADC系统分辨力的一种新方法

为提高并行交替式ADC系统分辨力,提出一种将模周期T运算重排序图方法和偏置抖动方法相结合的新方法.根据存在偏置抖动时,使用模周期T运算重排序图方法后输出信号的频谱特点,采用低通滤波方法来提高系统的分辨力.利用输入信号频率与采样频率互为质数的特点,可使并行交替式ADC系统对直流和奈奎斯特频率的输入信号幅度分辨力都能提高.计算机仿真结果证明了本算法运算量小,易于实现.

另一类幅度非均匀取样信号的数字频谱及补偿算法研究

研究了高速并行数字化系统中由ADC增益的不一致性造成的幅度非均匀取样信号的特点 ,推导出了这类幅度非均匀采样信号的数字频谱表达式 ,详细分析了输入正弦信号时的数字频谱 ,得到了系统的信噪比表达式。提出了一种使用IFFT运算对输出信号的频谱进行重构的补偿方法 ,计算机仿真验证了该方法的有效性。

非均匀采样信号重构算法

并行交替技术可以极大地提高ADC系统的采样率,但是采样时间偏差造成的周期性非均匀采样严重地降低了系统的性能,消除非均匀采样的影响,对并行交替式ADC系统发展具有积极的推动作用。本文采用频谱分析方法,研究了非理想测试信号对时间偏差估计的影响,提出了一种新的时间偏差估计算法,通过计算机仿真数据验证了算法的有效性。研究了一种基于系统输出序列频谱的滤波重构算法,通过原型电路的实际数据,证明该算法可以有效地重构非均匀采样信号,为该算法的应用提供了理论基础。

一种简化逻辑电路设计的新器件EPLD

介绍了可以简化逻辑电路设计的可编程逻辑器件EPLD,详述了它的工作原理、开发工具,并且举例说明了应用EPLD 设计电路的具体过程。

800Msps采样率、10bitADC系统设计

并行交替技术是使用低速的ADC实现高采样速率的一种最有效的方法,但其特有的周期性非均匀采样的特点限制了他的进一步发展。在以前的非均匀采样研究的基础上,设计制作了一个原型试验电路,并且提出了一种可以达到800M采样率的ADC系统的设计方案。

随机交替采样技术研究

Gain失配误差是并行交替式ADC系统的系统误差之一,它使输出信号产生了寄生频率分量,从而降低了系统的性能。研究了随机交替采样输出信号的频谱特征,得出了随机交替采样技术可以提高系统的无寄生动态范围(SFDR)参数的结论,并做了计算机仿真验证,为随机交替采样技术的应用提供了理论基础。

Offset Dither技术研究

并行交替式ADC系统中采样时间偏差、Offset失配、Gain失配三种系统误差,它们降低了系统的性能。然而,Offset失配误差可以作为Dither信号,通过一定的信号处理可以提高系统的性能。本文研究了这种Offset Dither信号对系统的影响,得出了提高系统分辨力的结论,为Offset Dither技术的应用提供了理论基础。

幅度非均匀取样信号的数字频谱研究

在并行交替式超高速数字化系统中 ,由于各个A/D客观上存在的偏置 (offset)及增益 (gain)的不一致性 ,造成取样信号幅度的不均匀性 .本文首先提出了幅度非均匀取样信号的概念 ,然后研究了由于偏置产生的幅度非均匀取样信号的数字频谱 ,推导出了它的数字频谱表达式 ,详细分析了存在偏置时正弦信号的数字频谱 ,得到了系统的信噪比公式 ,最后给出了计算机仿真结果 .

不同极化基下定义的目标散射矩阵的变换

本文简要概述了雷达极化研究的历史发展，着重讨论并推导了一组用于极化基底变换、极化矢量变换以及不同基下目标散射矩阵变换的公式。这些公式在雷达目标特征极化状态的研究中具有很大意义。