基于FPGA的并行MMSA数字预失真器设计与实现

本文设计并实现了并行处理架构的FPGA的M-MSA数字预失真器,并对其硬件资源功耗等参数进行分析。在同一架构上实现的IMSA模型进行FPGA资源对比,MMSA资源占用率更低,其LUT资源减少9%,FF资源减少6%,DSP资源减少28%以及片上总功耗减少1.411W。同时通过FPGA平台采用闭环测试的方法对其进行验证,MMSA上下边带ACPR分别改善了21.35dB和19.42dB。本文成功在FPGA实现了MMSA预失真器,并证明其对非线性失真良好的改善能力以及工程实现的可行性。

5G宽带功放线性化平台开发与验证

本文完成了基于5G宽带功放线性化平台的在线数字预失真模型测试和实时预失真器验证的功能开发,两种模式可以随时进行切换。该方案抛弃了传统的PC加仪器的测试方式,可在线高效的迭代测试。实时预失真器验证功能是在FPGA中加入一种实时数字预失真硬件结构。我们使用记忆多项式(MP)、分解向量旋转(DVR)和广义记忆多项式(GMP)模型进行在线数字预失真模型测试。提出并使用基于并行处理结构的MP模型进行预失真器验证。我们成功的将80MHz和100MHz的5GNR信号调制到4.9GHz功率放大器上并在该平台上实时线性化。

基于图卷积神经网络的射频功放数字预失真模型

本文提出了一种基于图卷积神经网络的射频功放数字预失真模型,可以有效地对宽带射频功放进行非线性补偿。通过时序处理模块和LSTM层提取输入数据中的时域特征;同时对经过时序处理模块后的输入数据进行相关性分析等操作,并通过图卷积层提取数据的频域特征,最后通过全连接层得到最后的预失真信号。为了验证该方法的有效性,使用60MHz带宽的5G NR信号对中心频率1.9GHz的50W Doherty功放进行预失真线性化测试。预失真非线性建模的归一化均方误差(NMSE)可达到-35dB,实验结果表明经过基于图卷积神经网络的数字预失真模型的功放与没有经过预失真模型的功放相比,邻信道泄漏比(ACLR)改善超过15dB,同时带内的3dB失真也得到了有效改善,验证了所提出非线性模型的有效性。