适合通信应用的低功耗55纳米12位80 MSps双通道流水线型ADC

随着工艺技术的发展,55纳米工艺技术已逐渐成为低功耗芯片的主流工艺。本文基于UMC 55 nm CMOS工艺,给出了一种12位双通道流水线模数转换器的设计方案,六级流水结构中前五级每级2.5位f1ash子模数转换器,第六级为3位f1ash子模数转换器的流水线结构,采用冗余数字纠错进行错误校正。文中介绍流水线结构原理,从整体电路结构到电路设计以及给出最终的原型版图与量测结果与功耗数据。测试结果显示微分非线性(DNL)是±0.5 LSB,积分非线性(INL)是±1.2 LSB。信噪比(SNR)和在20 MHz正弦波输入下,无杂散动态范围(SFDR)分别是64.92和77.15 d B。双通道ADC的面积在UMC 55 CMOS工艺是0.727 mm2,在数字1.0 V与模拟2.5V供电下功耗为100.9 m W。

基于联电55纳米超低功耗工艺物联网平台

随着工艺技术的发展,55纳米工艺技术已逐渐成为低功耗芯片的主流工艺。作为集成电路最新技术代表,MCU已经成为集成电路设计领域的研究热点并得到越来越广泛的应用。对电池供电的便携式设备而言,除了要考虑性能和成本外,功耗问题已经成为一个重要的因素。本文选择对ARM Cortex-M3进行低功耗设计,ARM Cortex-M系列作为全球应用最广的CPU,其在低功耗方面的表现令人满意。1M字节的大容量嵌入式闪存可以储存所需的代码与数据。低功耗锁相环与振荡器IP使用于本平台。为降低芯片负载波动及电源干扰对系统输出的影响以提高芯片性能,一种无片外电容低压差线性稳压器IP也用于本平台。本文使用的12位SAR ADC原理简单、电路易实现,并且由于中等速度、中等分辨率和较低功耗而广泛应用于嵌入式系统中。本文的低功耗平台设计,不但降低了功耗,更获得了在超低功耗工艺节点的设计经验,利于向需要低功耗的微控制器与物联网应用推广。