可配置LDPC码译码器的FPGA设计与实现

作为LDPC码的一个重要分支,QC_LDPC码在LDPC码的研究领域内吸引了越来越多的注意力。很多实际通信系统中都使用多码率QC_LDPC码作为信道编码方案,以实现多码率可靠通信。为了实现同时支持几种不同码率和码长的QC_LDPC码译码器,提出了一种基于基矩阵的译码器结构,并且采用归一化最小和算法作为译码算法,它能够在保证译码性能的同时降低译码器硬件实现复杂度。最终通过Verilog HDL语言,利用现场可编程门阵列FPGA实现了能够非常灵活的配置不同码率和码长的QC_LDPC码译码器。