基于CORDIC旋转器的基-3 FFT算法高效设计

设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。

3G-ALE短波信号信道化接收机高效设计

快速选频建链对提高短波通信系统的接通率和通信质量至关重要,针对第三代自动链路建立(3G-ALE)短波信号频率较低、信道带宽窄、信道个数多的特点,设计了一种基于加权叠接相加(WOLA)滤波器组的射频直采信道化接收机,同时,提出了信道组内有效信道全覆盖的方式,能够使建链时间缩短为单路接收时的1/511。在高斯白噪声信道下进行了仿真,当SNR低至-9 dB时同步捕获概率甚至可以达到100%,当SNR高于24 dB时误码率为0。与单路接收相比,该信道化接收机不会因为并行接收而降低信号接收质量。