基于YOLOv5的2.5D博物馆观众定位方法

随着元宇宙以及数字博物馆技术的发展,三维运动目标的全局精准定位技术亟需提升,而利用三维重建定位的方法计算速度却不尽人意。为此,该文提出了一种基于多相机的2.5维定位新方法,方法通过预先标定各个相机,使得每个相机可以从真实世界中的三维地面网格点投影到图像里,通过YOLOv5算法定位观众在二维图像中的位置,并关联网格投影点,最后融合多相机的计算结果,得到观众在场景内的全局坐标,在模拟实验满足实时性的条件下定位精度平均为142 mm,有效地提高了特定场景中人群的检测及定位性能。

多核处理器片上可重构Cache系统及其机制设计

针对多核处理器规模化数据访存与并行线程交叉数据使用的特性,提出了一种可重构Cache的设计方案,包含其基本硬件逻辑结构和工作机制;同时提出了一种可在线动态重构Cache结构配置字生成的DCAC配置方法。实验证明,上述设计方案配合在线配置方法工作,能有效实现多核处理器系统根据不同的应用实时地配置共享Cache的组相联度,使得近处理器内核的Cache系统有效提升了命中率,在硬件开销增加4.07%的情况下,缺失代价平均下降约16.13%,从而达到了多核处理器性能优化的目标。

基于特定SoC的软核IP快速硬核化及模型提取方法

本文根据SoC设计中对部分软核IP在布局布线上的特殊时序要求,提出一套有别于非独立的、基于特定SoC系统设计的软核IP快速硬核化和模型提取方法,有效地提高了SoC设计的效率和质量。

一种运算簇间互连通信单元的设计

在高性能并行处理器设计中,权衡通信效率与硬件设计开销是一个关键的问题。基于此,在基于簇状处理单元的线性阵列处理器架构前提下,提出一种基于多运算簇处理器结构的运算簇间互连通信设计方案,包括通信单元结构和典型数字信号处理数据传输的应用案例分析。实验结果表明,与传统线性阵列处理器结构相比,该方案可使互连通信单元的相应性能提升30%以上。

口腔种植手术的配合和护理

目的：研究分析口腔种植手术的配合与护理措施。方法选取2014年9月～2015年9月我院收治的缺牙患者60例作为研究对象。根据随机数表法原理将其分为基础性资料无差异的对照组和观察组。对照组患者进行常规的种植术和必备的护理措施，观察组患者在种植术操作期间，给予专业化的手术配合护理措施。对比两组患者手术治疗效果。结果对比结果发现，观察组患者种植牙3年的存活率为96.7%，对照组患者种植牙3年的存活率为83.3%，差异有统计学意义（P＜0.05）。结论口腔种植术期间，给予患者相应的手术护理配合措施，有利于促进手术的顺利实施，同时还能够提高患者手术成功率。

基于GPS预捕获的算法研究及硬件实现

提出了一种优化的峰值检测算法,实现GPS快速捕获,可以快速高效地测量载波频率和CA码偏移量.将输入信号5714点数据平均采样为6个1024点数据样本,用6次FFT及IFFT完成一个频率的捕获,根据第一个样本数据预捕获的IFFT峰值决定是否进行后续5个序列的捕获,从而以较少的计算量完成载波频率和CA码偏移量的高精度捕获,满足实时性要求.

基于DES算法的RFID安全系统设计

作为一种非接触式的自动识别技术,射频识别(RFID)技术在社会生活中起到越来越重要的作用,但是安全隐患的存在制约了RFID的广泛应用。分析了现有的RFID安全机制,在EPCglobal UHF协议规定的基础上,提出了针对标签和阅读器之间安全通讯的模型,并且对原有的DES加密算法进行改进,降低了标签电路的尺寸,同时也提高了RFID读写系统的安全性。

基于子树重构的三维时钟树拓扑结构优化

传统的基于TSV的三维集成电路时钟树综合流程主要包括抽象拓扑树生成、层嵌入、布线和缓冲器插入.现有的三维时钟抽象拓扑树生成算法大多忽视了对由经典时钟拓扑树生成算法得到的抽象树结构的优化调整.对此提出了一种3D抽象拓扑树优化算法,能够调整特定子树的根节点位置从而优化抽象拓扑树结构.同时,把该优化算法整合到传统的时钟树综合流程中.仿真实验结果表明优化算法可以将三维集成电路时钟网络的总线长减小最多4.56%,而时钟延迟最多可减少14.67%.

GPS载波跟踪环设计

本文实现了一种基于科斯塔回路(Costa)的GPS载波跟踪环硬件设计。该设计首先采用数字混频器使中频信号与GPS本地数字频率合成器产成的同相和正交信号进行混频,然后经过低通滤波器滤除高频分量,再通过基于CORDIC算法的反正切电路计算出频率偏差。最后用频率偏差去修正本地数字频率合成器的输出频率,以达到消除多普勒频移,跟踪载波频率相位的目的。文中详细介绍了各个模块的设计思路以及实现,并进行了仿真。仿真结果表明,该设计具有良好的实时性和精确度。

矩阵求逆运算的VLSI实现

矩阵运算广泛应用于各类电路计算中,矩阵运算的硬件实现能够充分发挥硬件的速度和并行性。其中矩阵求逆是矩阵运算中重要的运算。为加速矩阵求逆,研究构造出一种非常易于实现的基于心动阵列的矩阵求逆的电路结构。通过硬件描述语言Verilog建模,VCS仿真及用Design Compile进行综合,结果表明这种并行结构能快速实现矩阵求逆,且运算精度较高。

一种多核系统中的二维块数据存储机制

针对多核系统中处理二维数据时的数据对齐、地址映射等问题,提出一种多核系统中的二维块数据存储机制。介绍二维块数据在计算前后的数据分配、寻址及传输机制及一般应用方法,并对典型应用进行仿真验证。结果证明,该存储机制能减轻处理单元和存储单元间的不平衡性,改善一维和二维之间的不匹配现象。

多层次AHB总线架构中Bus Matrix的设计和实现

多层次AHB BusMatrix是ARM公司提出的一种高效的片上总线架构,允许多个主设备并行访问多个从设备,它能有效提高总线带宽,并增加系统的灵活性。这里使用Verilog HDL给出BusMatrix的RTL级的实现。这一实现具有很强的可配置性,支持多达16个的主设备和从设备,具有三种仲裁方式,有不少于1 440种可能的配置。详细描述BusMatrix的输入模块、译码器和输出模块的设计思想。最后用综合工具BusMatrix进行了功耗和面积的评估,可以看到其输入模块的功耗占整个设计的50%,因此将输入模块的低功耗设计作为下一阶段的工作重点。

基于CORDIC算法的GPS载波跟踪环鉴相器的设计

提出了一种实现GPS载波跟踪环鉴相器的方法,该方法采用CORDIC算法来实现用于鉴相的arctan函数。同时,给出了这种基于CORDIC算法的硬件实现的结构和相应的仿真结果。这种算法结构简单,只需要采用加法和移位操作即可,非常易于硬件实现,并且其仿真结果可以达到GPS的要求。

二维5/3小波变换在并行计算单元中的设计实现

本文提出了一种针对整数二维5/3小波提升算法的并行计算设计方案,其整体结构具有行变换与列变换之间并行计算、数据分组输入、不同行变换(列变换)之间并行计算的特点.文中重点介绍了该小波提升算法的取整处理模式、算法改进和硬件设计实现等方面.本文结构平均每周期输出2个变换结果,完成对N×N大小图像的处理需花费大约N2/2个时钟周期,同时在FPGA中实现最高同步时钟频率394.

基于本地码插值修正的GPS信号捕获方法

提出了对GPS信号平均下采样捕获方法的改进.首先描述了平均下采样方法中峰值幅度受CA码起始位置的影响,从而会造成大量的运算时间.由此角度出发,通过FFT变换基插值的方法修改本地码,不仅避免了峰值衰减,而且在无需大量增加硬件资源的情况下,把捕获的时间缩短为原来的1/3.

基于热影响及布局利用率的三维集成电路布局规划算法设计

针对三维集成电路设计流程中存在的布局规划问题,提出了协同考虑热影响和布局利用率的布局规划算法设计方案,并利用多次模拟退火过程,实现完整三维集成电路布局规划算法的设计流程.通过对通用的MCNC benchmark基准电路的验证,相比已有的布局规划方案,该布局规划算法在峰值温度降低3%左右的情况下,在布局利用率上能够得到平均30%以上的性能提升.

基于TTA架构对H.264帧内预测算法4×4模式优化设计

描述了一种基于传输触发结构(Transport Triggered Architecture,TTA)的专用处理器(Application SpecificInstruction Set Processor,ASIP),用于实现H.264帧内预测算法Intra4×4预测模式.仔细分析了Intra4×4算法的特性和应用通用DSP时的缺陷,介绍了在MOVE Framework开发环境下实现Intra4×4算法的专用处理器设计流程及方法.性能分析显示,与通用DSP相比,基于TTA技术的ASIP具有资源消耗少,处理效率高的特点,符合嵌入式视频处理系统的要求.

基于动态可重构技术的阵列型处理器设计

在现有可重构处理器设计的基础上,提出了一种改进的阵列型动态可重构处理器—IRAP.在IRAP中,将处理单元组成的阵列按象限划分为4个区域,每个区域包含个可配置的处理单元,运算时不同区域可以根据需要进行不同的配置,增加了配置的灵活性,提高了系统的执行效率;同时增加了系统数据的传输带宽,并根据数字信号处理中常用的蝶形算法对阵列互联进行了优化.仿真结果显示,在FFT等典型数字信号处理应用中,IRAP具有比改进原型更优的性能.

面向多任务的片上簇处理器流访存控制系统设计

为了解决分簇流处理器在进行多任务处理时访存系统效率不高的问题,提出了一种新的流访存系统.针对多任务处理情况下,各簇间工作的差异性与独立性,设计了新的流访存机制,包括流访存系统结构、访存流控制、簇间流顺序调度和流信息配置等.实验结果表明,改进后的多簇流处理器能够工作在并行与多任务两种模式下,同时在并行处理性能基本不变的情况下,获得平均20%的多任务处理性能提升.

数字信号处理器片上流预取存储系统的设计

针对高性能VLIW数字信号流处理器运算速度与存储系统片外访存请求速度不能匹配的问题,提出了一种基于流运算的片上预取存储系统,包括数据的预取以及读写功能,流预取控制以及流预取存储单元的状态转换等.评估了所提出的预取存储系统的面积以及相关应用性能,结果证明在增加少许面积的情况下,有预取系统的处理器性能比没有预取的情况下提高了14.6%左右.