基于FPGA的改进单比特接收机门限设计方法研究

与传统数字接收机相比,单比特数字接收机具有大带宽和快速运行的优势。这些优势归功于低比特模拟-数字(A/D)转换和简化的傅里叶变换的使用,它减少了相关的操作过程,降低了计算负担,使单比特数字接收器能够快速响应。然而,这种用法缩小了单比特数字接收器的双信号动态范围,限制了其在双信号检测中的应用。为了解决这个问题,在单比特接收机中引入了单元平均恒虚警(CA-CFAR)算法,并结合现有的补偿矩阵算法提出了一种新的自适应阈值处理方法,以提高单比特数字接收机在双信号检测中的性能。仿真结果表明,所提出的方法可以有效拓宽双信号动态范围,提高双信号检测的成功率。此外,还进行了FPGA仿真以证明该算法的可实现性,为单比特接收机的工程设计提供了一定的参考。

数字信道接收机中同时双信道选择与处理方法

为了兼顾微弱信号截获能力与运算量限制,数字信道化接收机通常依次进行信道化、信道选择与参数测量等处理。考虑到处理的并行流水运算量大,一般选用FPGA来实现上述处理。传统的信道选择处理方式存在着信道模糊、跨信道等问题,为后续的信息处理带来较大的压力。针对这一问题,本文提出了一种基于幅度极大原则的同时双信道选择与处理方法,从数字信道化的信道中选择出最有可能存在信号的两个信道,适用于同时多信号的侦察,对信道模糊、宽带信号跨信道等问题进行了有效处理,从而提高数字信道接收机的复杂信号环境适应能力。