增粘剂HMDS在IGBT芯片光刻工艺中的优化

芯片图形缺失导致IGBT(绝缘栅双极晶体管)器件失效的概率是100%,而增粘工艺是预防芯片图形缺失的必备工艺。芯片制程中,光刻工艺的衬底不尽相同,其衬底的增粘效果也存在差异。通过增粘工艺,原本完全亲水的硅片表现出一定的接触角,通过测量接触角的大小可以表征衬底的增粘效果。衬底的增粘效果与增粘工艺的时间、温度以及衬底种类相关。根据不同衬底的特性,选择合适稳定的工艺条件,是保证芯片图形完整的关键,在优化工艺的同时达到降本增效的目的。

沟槽栅IGBT关键技术研究

与平面栅IGBT相比,沟槽栅IGBT能显著改善通态压降与关断能量的折衷关系,更适用于中低压高频应用领域。针对沟槽栅IGBT技术的挑战(主要包含沟槽刻蚀、栅氧生长、沟槽多晶硅填充等),研究并开发了沟槽栅一系列关键工艺:形貌优良的沟槽槽型,质量完好的栅氧生长工艺以及具备优良均匀性的原位掺杂多晶硅填充工艺等。采用改进工艺后的沟槽栅IGBT芯片具有良好的电学性能,展示出优异的栅氧特性,顺利通过了高温动、静态等多项测试,较平面栅IGBT体现出压降和损耗优势。

面向中高频应用的3300 V IGBT/FRD设计与制造

为满足中高频大功率市场对绝缘栅双极型晶体管(IGBT)和高速恢复二极管(FRD)芯片的需求,通过对IGBT的元胞结构采用背面集电极发射效率控制和局部少子寿命控制技术,在导电压降少量增加的前提下,使关断损耗下降了30%,从而提高关断速度;对IGBT的终端结构采用新型钝化技术,大幅降低了漏电流,有利于提高开关速度;对FRD采用全局和局部寿命控制技术,降低了高温反向漏电流,同时满足软反向恢复的要求,提高器件的可靠性。在已有量产8英寸IGBT DMOS+技术平台上,设计和制造了满足中高频应用的3300 V IGBT和FRD芯片组。

假栅P区互联对沟槽栅IGBT性能的影响

基于假栅条形元胞设计与200 mm(8英寸)沟槽栅成套关键工艺,成功研制1 700 V沟槽栅IGBT。通过Silvaco仿真与衬板测试,对比研究了假栅P区互联方式对器件的动静态特性与安全工作区的影响。与假栅P区接地方案相比,假栅P区浮空时器件导通与开关损耗更低、RBSOA能力更强。分析了假栅P区互联方式对器件性能的影响机理。器件采用假栅P区浮空方案,结合场截止与载流子存储技术,具有良好的综合性能,已通过各项验证,即将进行应用考核。

低导通损耗宽安全工作区4500V IGBT器件研制

基于"U"形增强型双扩散金属氧化物半导体(DMOS+)平面元胞、增强型受控缓冲层(CPT+)技术及结终端扩展(JTE)终端结构,通过引入载流子存储层、优化背面缓冲层及背面集电极结构,开发出低导通损耗、高关断能力及宽短路安全工作区的4 500 V IGBT芯片。高温测试(Tj=125℃)结果表明,该4 500 V IGBT的导通压降(Vceon)为3 V,能够关断6.75倍额定电流,并通过了Vgeon=21.5 V、tsc=15μs的极限短路测试;4 500 V/1 200 A IGBT模块的最高工作结温Tj达150℃。

PVD镀Al膜工艺研究

介绍PVD的原理,描述PVD设备的结构原理和性能参数,通过实验研究了PVD镀Al膜的工艺,分析了磁控溅射中溅射时间、溅射功率、靶基距、溅射温度和靶材对最终Al膜质量的影响,为实际应用中参数设置和工艺改进提供了参考。

基于IGBT Vgeth稳定性控制的关键CD研究改善

应用端对功率密度要求不断提高,驱动了IGBT芯片关键尺寸的精细化发展趋势。随着沟槽CD与台面宽度进入亚微米级尺度,吸硼排磷效应显著加剧,引起阈值电压Vgeth随沟槽CD的波动幅值显著增加,严重影响芯片良率及并联应用可靠性。本文针对亚微米级精细沟槽IGBT,结合实际制造工艺,分别从单根沟槽,单个die,单个shot,单片wafer,一个批次以及多批次改善提出了包括SRAF、Hardmask、终端下沉、AF sensor调整、NA选择、lens delay、APC反馈等在内的多项CD控制技术,沟槽CD整体收敛性提高60%,相应的Vgeth收敛性提高了60%以上,很好的满足了精细沟槽IGBT产品的量产要求。