基于FPGA的曼彻斯特编码DSG的设计与实现

利用可编程门阵列(FPGA)技术的可重构性与灵活性,设计实现了一种数据率可调、具有曼彻斯特编码功能的数字信号发生器。该信号发生器结合了数字信号发生器和曼彻斯特编码的优点,弥补了信号发生器不具备曼彻斯特编码功能的不足。该系统采用硬件描述语言VHDL进行设计,使用Quartus II 8.0进行综合布线,最终适配到DE2开发板并用示波器等设备进行了验证测试。整个设计硬件结构简单、占用逻辑器件资源少、可靠性高、灵活性强、适应性好,具有一定的理论价值和应用前景。

基于SIMULATION的矿用单轨吊的设计与有限元分析

针对井下复杂的工况条件等导致单轨吊在使用中存在诸多的安全隐患,采用传统力学理论同有限元结合的分析方法,采用基于SOLIDWORKS的SIMULATION软件对某工况下的单轨吊结构进行设计计算,从理论角度保证了单轨吊的设计可行性,为单轨吊在井下的安全运行奠定了理论基础。

高中英语泛读教学策略

随着新课改的不断深入，高中英语泛读教学显得尤为重要。在现阶段的高中英语教学中，教师应充分利用泛读教学策略，培养高中学生养成良好的英语阅读习惯、使高中学生的英语词汇量获得提升，促进高中学生良好英语语感的形成，从而使高中学生英语学习的综合能力获得提升。因此，本文着重探讨高中英语泛读的教学策略。

基于FPGA的可配置伪随机序列发生器的设计与实现

设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用QuartusⅡ8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.

基于FPGA的IMA-ADPCM编/解码器的设计与实现

详细研究分析了IMA-ADPCM算法原理及其实现过程,利用FPGA资源消耗低、灵活性强、速度快、性价比突出等优势,使用VerilogHDL硬件描述语言设计并实现了IMA-ADPCM编/解码器.该编/解码器通过了Modelsim仿真测试和CycloneⅢ、StartixⅢ、Spartan 6以及Virtex 5等不同系列芯片的下载验证,确保编/解码器的正确性和稳定性.整个设计充分利用了FPGA芯片的资源、硬件结构简单、可靠性高,具有良好的应用前景.

一种片上可配置安全网络适配器的设计与实现

为了满足当前高速网络传输处理中安全性与实时性的要求,以AES-128/192/256算法为基础,设计了一种采用流水可重构技术的AES加/解密IP核,并通过SOPC技术将该IP核、Nios II处理器、网络控制器等功能模块与外围设备进行集成,实现了一个可根据具体应用资源多少与安全系数要求而灵活配置的片上网络适配器.本设计采用硬件描述语言VHDL设计,利用QuartusⅡ8.0进行了综合与布线,最后在DE2实验平台上进行下载测试验证.整个设计硬件结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络信息安全领域.

基于物理指标的全叶卷雪茄烟吸阻控制方法

为了确立基于物理指标的全叶卷雪茄烟吸阻控制方法,采用了单因子试验分析方法,分别分析了吸阻与烟支单支质量、圆周、长度和含水率的关系;采用三次曲面拟合方法,确立了吸阻与单支质量和圆周的函数关系。结果表明:①根据相关系数矩阵计算得到了吸阻与烟支单支质量、圆周、长度、含水率和密度的相关系数分别为0.760 3、-0.492 9、0.020 6、0.055 4和0.897 1,说明在允差范围内单支质量和圆周是影响吸阻的显著指标。②三次曲面拟合模型的平均误差为31.417 6 Pa,最大误差为69.802 8 Pa,最小误差为3.777 5 Pa。