一种适用于弱信号的混合差分位同步算法

在弱信号条件下，导航信号跟踪频率偏差大，针对传统位同步算法同步增益低，位同步时间长的缺陷，提出了一种混合差分位同步算法。该算法采用短的相干累加方法，提高了信号的相干增益；同时，利用远距离差分方法，该算法提高了位边界的识别概率，从而提高位同步算法的增益。实验结果表明，该算法保持了良好的频率偏差容限，在 50Hz 的频率偏差范围内具备良好的同步性能。相较于传统的差分位同步算法，该算法的同步增益提高了3～7dB。

高灵敏度GPS接收机捕获电路的优化与实现

基于传统的时域并行相关的能量检测技术提出一种资源优化方法,通过两步相关法和分时共享技术进行相干积分,对某一估计频率下的1023个不同的码相位进行并行处理,在采样频率为16.368MHz的条件下所需相关器数量减少为未优化前的1/102.3。用Verilog硬件描述语言实现了采用优化技术的能量检测器,给出了FPGA实现结果和Design Compiler的综合结果。测试结果表明,在预检测积分时间为2s,C/N0=21dB-Hz,虚警概率为0.097%时,捕获概率可达到90%。

一种在FPGA上实现FIR数字滤波器的资源优化算法

针对原有在FPGA上实现高速FIR滤波器的移位加算法,进一步分析了算子调度的具体过程,讨论了在不同情况下该算法所能达到的最省资源的算子调度方案,并提出了优化的具体规则。在Xilinx spartan3系列FPGA上的实现结果表明,对于16阶固定系数FIR滤波器,相比于原有的移位加算法以及Xilinx CoregenTM生成的同等规模的分布式算法滤波器,采用优化算法后的FIR滤波器可节省资源分别达11.7%和29.7%。

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。

高灵敏度GPS接收机载波跟踪环路的设计优化与实现

基于高灵敏度GPS基带信号处理器,设计优化并实现了GPS载波跟踪环路。为了提高跟踪灵敏度,对鉴相器的性能、环路误差、环路参数进行了分析优化,并采用锁频环辅助锁相环结构,同时对于需要多个乘法器、除法器的模块采用分时共享技术,降低了资源消耗减小芯片面积。用Verilog硬件描述语言实现了所设计的载波跟踪环路,在ModelSim中完成了RTL级代码的逻辑和功能仿真,搭建了FPGA开发板验证平台,并使用GPS L1波段信号源进行性能测试。测试结果表明所设计的载波跟踪环路可达到25 dB-Hz的跟踪灵敏度。单通道载波跟踪环路基于SMIC 0.18μm工艺,Design Complier的逻辑综合面积为425555μm2。

一种C/A码互相关干扰消除算法

C/A码互相关干扰是影响接收机灵敏度提高的关键因素之一,历史文献中提出的互相关干扰消除算法大多不能采用硬件实现,提出了一种用于GPS接收机的互相关干扰消除算法EDPIC法。本算法首先对所有强信号进行搜索,估计所有可见强信号的参数,根据这些参数采用一个通道重建所有的强信号并估计强信号和弱信号对应码间的互相关,并从弱信号自相关结果中去除强信号的互相关干扰,从而达到消除互相关干扰的目的。仿真结果表明在弱信号比强信号弱30dB的情况下,能有效消除强信号对弱信号的互相关干扰。

跳离“工作高速路”

时间贫穷与企业游戏对于一般的人来说,大学毕业后,他们就进入工作岗位,开始学习另一种游戏规则。他们开始发现。

玩一场正确的游戏

在时间和挣钱的问题上,大多数人无从下手。他们知道,要挣钱就得去工作,拿时间来换,但这只会让他们得到金钱而不是时间。多数人也知道怎样去赢得更多的时间,那就是减少工作量,但这只能让他们得到时间而不是金钱。既想要时间又想要金钱,惟一的办法就是去玩一场正确的游戏。然而,大多数人都在玩着错误的游戏……