ESD应力下的NMOSFET模型

随着现代集成电路的集成度越来越高,静电放电(Electrostatic Discharge,ESD)己成为电路失效一个不可忽视的原因。对电路级ESD的可靠性进行模拟是一个重要的研究课题。给出了在ESD应力下的NMOSFET模型,重点讨论了雪崩击穿区、瞬间回落区,以及二次击穿区的物理过程及其数学描述。

ESD应力下的扩散电阻及模型击穿特性

随着集成电路的尺寸越来越小,其对静电放电(ESD)也变得越来越敏感,而电阻在ESD保护电路中可以起到隔离和分压的作用。对ESD应力下扩散电阻的四个区域:线性区、饱和区、雪崩倍增和负微分电阻区、二次击穿区的模型进行了分析。通过TLP实验对大电流作用下的电阻特性进行验证研究,试验分析了扩散电阻的ESD保护特性;着重讨论了二次击穿区,即热击穿区,的电阻特性,得出电阻的热击穿最先发生在阳极n+-n结,继续加大电压会使阳极-阴极间完全热烧毁的结论。

集成电路ESD设计验证技术

传输线脉冲(TLP)测试是当前电路设计工程师研究ESD保护器件特性和进行ESD加固设计的有力工具。分析了ESD应力作用下MOSFET的工作原理,指出精确测试保护器件或电路在ESD大电流应力下的I-V特性曲线,提取特征参数,将有利于ESD加固设计的一次成功;通过对典型TLP测试波形的分析,将TLP试验与器件的大电流响应建立联系;最后对扩散电阻和nMOSFET的TLP典型I-V特性进行了分析,并给出了实际的设计参数。