适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟(12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。

应用于高速串行接口的低噪声时钟发生器

设计了一种应用于28 Gbit/s高速串行接口的低噪声时钟发生器,包括全差分电荷泵、差分环路滤波器、差分压控振荡器。为了降低相位噪声,采用全差分结构来降低共模噪声和电流失配。为了进一步降低小数分频器引入的噪声,提出一种基于计数器的分频器。为了保证时钟发生器在各种工艺和温度偏差下均能自动锁定,设计了自适应调谐电容电路。采用65 nm CMOS工艺进行设计,芯片面积为0.36 mm^2,整体功耗为36 mW。后仿真结果表明,该时钟发生器在14 GHz锁定后的相位噪声是-113 dBc@1 MHz,压控振荡器的调谐范围是12.8~15.0 GHz,自动锁定电路能在全调谐范围内对电路进行自动调整和锁定。

基于复合超构表面的宽带圆极化双功能器件设计

多功能器件的设计是推动新一代电磁系统发展的重要力量,而超构表面因其对电磁波的幅度、相位和极化等特性的灵活调控在多功能器件领域备受关注.传统的多功能超构表面是利用各向异性单元对相互正交的线极化波具有不同响应的特性,从而设计出适用于线极化的多功能器件.本文提出了一种缝隙加载的环I形复合超构表面单元,通过单元臂长和旋转角度的调整实现了对圆极化电磁波传输和几何相位的独立控制.利用上述两种相位的共同作用,打破了左旋和右旋圆极化电磁波操控中存在的固有关系,为圆极化双功能器件的设计提供了新的思路.在此基础上,利用复合超构表面分别设计了异面偏折器和定向/涡旋光束产生器,实验结果表明,本文设计的两种反射型圆极化双功能器件在9—13 GHz的宽频带范围内均能良好工作.