基于CORDIC算法的高精度浮点对称矩阵特征值分解的FPGA实现

为了提高实对称矩阵特征值分解算法的速度,在FPGA上设计并实现了符合IEEE-754标准的单精度浮点(32-bit)CORDIC算法,以在保证运算精度的前提下,最大限度地优化资源和速度。整个设计是在Xilinx公司的Spar-tan-3xc3sd1800a-5FPGA上实现的。测试结果显示:1)对于3*3的实对称矩阵(每个矩阵元素是32-bit浮点数),精度达到2-20;2)设计实现的结构占用2467个slices,占芯片总资源的14%,最高运行时钟频率达到154MHz。

基于FPGA的微电流传感器相位差自校正系统

微电流传感器是提取弱电流信号的关键设备,但在实际应用中由于温度、湿度、现场强电磁干扰、冲击电流、运行时间漂移等因素会使其相位特性发生变化,从而给对相位敏感的应用带来很严重的影响,比如表征电力设备绝缘状况的重要特征量——介质损耗tanδ的测量。文中引入负熵极大的FastICA算法,利用现场可编程门阵列(FPGA)设计实现了一种微电流传感器相位差自校正系统。设计中采用单精度浮点数运算单元,并针对算法的特点对硬件结构进行了优化。实验结果表明,所设计系统的测量精度、速度、抗噪声能力以及抗频漂能力满足工程要求。