集成填充的可重构杂凑算法电路设计与实现

针对国内现有杂凑算法实现缺乏填充电路,已有设计又对SHA3算法标准不支持的问题,本文设计支持了MD5、SHA1、SM3、SHA2系列和SHA3系列5类共11个常见杂凑算法的完整电路.通过对2类填充规则6种填充位宽的分析,划分了不同的状态完成填充工作.通过对各个算法运算电路特征的分析,充分考虑运算单元资源的复用,设计了可重构的运算电路.集成了从算法的填充到输出的完整电路.在55 nm工艺库综合下相比较软件填充的方式,SM3、SHA2_384、SHA2_5123个算法性能分别提高11%,22%,22%.

两类非线性密码组件可重构研究与电路设计

为解决对称密码中s盒和非线性布尔函数(NBF)在实现密码专用处理器时采用异构化设计导致的资源浪费问题,提出一种类AESs盒和NBF的可重构电路结构方法。分析s盒问题中的原有非线性布尔函数模块(NBFM),4-4、6-4的s盒电路能够提供更好的适配性,但不能很好地支持8-8的s盒电路。基于塔域分解理论,论证不同的类AESs盒电路差异在于输入前后的转换矩阵。采用混合基的方法将类AESs盒电路分解成GF(16)上的各个运算模块,并推导出模块比特级别表达式,在具体适配运算模块时采取门级实现、NBFM适配实现或对NBFM进行改进3种方案,实现类AESs盒和NBF的可重构电路。实验结果表明,该方法在不影响原有NBF功能的基础上,利用4个NBFM与22.7%的s盒电路面积即可实现一个完整的类AESs盒电路。