宽带数字下变频的高效实现方法研究

针对软件无线电接收机中数字下变频的特点,提出了一种合理的基于FPGA实现宽带数字下变频的方案,即分级实现以降低抗混叠滤波器的阶数;并且每级采用不同算法实现滤波抽取以占用不同资源,从而实现FPGA总体资源的合理、高效利用。另外,论述了一种适合FIR抽取滤波器的算法——时钟选择运算法,并通过Altera公司的EP2S60F484C4对该算法进行了测试,验证了它的高效性。