基于FPGA的时基设计和时基非线性补偿

为提高宽带时域反射计的等效采样率和时基分辨率,设计一种基于现场可编程门阵列(field programma-ble gate array,FPGA)的时域反射计数据采集模块的时基方案,并设计一种基于查找表的时基校准方法对时基非线性进行补偿。该方法基于等精度测频法,使用FPGA测量该方波信号的频率,得到准确的延迟时间以实现查找表的建立。并利用采样芯片的微调引脚实现1 ps步进的顺序等效采样和时基非线性实时补偿。实测数据表明:设计的时基采样方案实现了1 TSa/s等效采样率,时基补偿方案使时基非线性减小至-0.8~1 ps。