多级嵌套维纳滤波器中协方差矩阵计算的FPGA实现

通过分析观察信号协方差矩阵构成的特点,提出了一种适合FPGA实现的协方差矩阵计算方法,为多级嵌套维纳滤波器提供了更易于工程实现的方法。

快速实现基于FPGA的脉动FIR滤波器

基于FPGA(现场可编程门阵列)器件内部集成的数字信号处理模块,利用QuartusⅡ中宏功能模块定制4阶卷积运算单元,利用VHDL(甚高速集成电路硬件描述语言)元件例化语句生成脉动阵列结构FIR(有限冲击响应)滤波器。研究了并利用PE(处理单元)结构时序约束和加法树结构的加法阵列优化设计性能。与已有的实现方法相比,文中提出的方法具有更短的设计周期、更强的可移植性、更高的工作频率和实时处理信号的能力。

基于仿真的指挥自动化效能评估环境研究

根据指挥自动化效能评估的仿真需求,提出构建效能评估仿真环境体系,并建立集资源管理、对象建模、仿真编辑、仿真运行、仿真控制、仿真演示的一体化指挥自动化效能评估环境。