明代大理寺司法运行体系研究

代是我国古代司法体系极完善的一个朝代,大理寺作为明代中央最重要的司法机关之一,在明代司法运行过程中起到了至关重要的作用。有明一代数百年间,其机构执掌的反复变动,亦反映了中国古代社会法与权之间的博弈。对其运行机制的探究以及对明代司法实践的还原,有助于相关部门及人员反思在法治建设过程中应当注意的问题,吸取教训,取长补短,以史为鉴。

采用“数字逻辑”英文原文教材的体会

21世纪的大学生必须掌握英语,特别是对计算机科学的学生更应如此。本文总结了采用"数字逻辑"英文原文教材授课以来的经验和体会,阐述了使用英文教材的重要性和意义,以及笔者的一些具体做法。同时提出了一些可供参考的建议。

在数字逻辑课程教学中引入VHDL的方法

数字逻辑课程讲授内容一般是基于SSI、MSI等标准芯片进行分析和设计,而且实验环节也是基于SSI、MSI的硬实验台,这种实验台不易做成开放性,实验准备和实验内容设计都不灵活,也受到SSI,MSI所供器件的限制。笔者把讲授VHDL程序设计课程和讲授数字逻辑课程及数字逻辑实验结合起来,在数字逻辑课程讲授中引入VHDL语言的方法,并且在实验环境上尝试把硬实验台逐步改变成软实验台环境。这种方案可完全克服硬实验台环境的不足,易于实现开放实验教学和网上教学。

数字电子钟的EDA实现详例

在QuartusII软件平台上结合我校自行研制的EDA课程设计实验板,完成了数字电子钟芯片的设计和硬件实现。侧重于逻辑电路的设计同时采用VHDL硬件描述语言辅助完成对电路的功能仿真。在设计过程中,重点探讨了数字电子钟的设计思路和功能模块划分,对设计过程中出现的问题详细进行分析。

基于CPLD的多功能数字时钟实现

基于CPLD的数字时钟,采用原理图方式设计,使用自上而下的思想和模块化思想设计时钟系统,形成一个结构明晰的带有防机械按键抖动的多功能数字时钟。在ALTERA公司的开发平台Quartus II9.0上编译与仿真,得到正确结果,并在CPLD系列芯片EPM240T100C5芯片中下载实现成功,效果良好计时精准。详细介绍该数字时钟系统通过原理图方式实现的全过程,重点介绍动态刷新、防机械按键抖动模块的功能实现。加强了对数字逻辑器件的熟悉,能全方位锻炼学生能力。

基于CPLD的64位乘法运算器的设计

提出了一种由64位加法器构成的以时序逻辑方式设计的64位宽位乘法器,此乘法器比纯组合逻辑构成的乘法占用硬件资源少,结构简单,基于VHDL语音模块化的设计,有利于器件的升级与位数扩充具有一定的实用价值。

智能化产品的电话线接口设计

介绍家庭智能化产品的各种电话接口的设计原理和线路。

蔬菜灌溉相关参数的自动检测

本文着重介绍了与计算蔬菜灌溉系数相关的各种农水参数的自动检测方法,有关电路及接口设计。这些设计思想及方法对促进农水及气象部门的参数检测自动化有一定的参考价值。