碳纳米管场效应晶体管重离子单粒子效应研究

碳纳米管场效应晶体管(CNT FET)具备优良的电学性能和稳定的化学结构,表现出较强的恶劣环境耐受能力,但其抗辐射性能仍缺乏充足的试验验证。以超薄CNT为沟道材料、HfO2为栅介质层的CNT FET为对象,研究了209Bi重离子辐射引起的器件单粒子效应(SEE)。研究结果表明,在重离子辐射条件下,栅极单粒子瞬态电流大多处于10-11 A数量级,少数达10-10 A数量级;由于CNT FET具有纳米级超薄CNT沟道,漏极电流对单粒子辐射不敏感,漏极单粒子瞬态电流几乎可以忽略,无单粒子烧毁效应(SEB);得益于HfO2栅介质层,CNT FET未发生单粒子栅穿效应(SEGR),表现出较强的抗单粒子能力。

基于衬底材料优化的抗辐射功率器件SEB加固技术

在外延层和衬底之间增加缓冲层能够提高器件的二次击穿电压,从而提高器件的单粒子烧毁(SEB)阈值电压。仿真对比了抗辐射加固纵向扩散金属氧化物场效应管(VDMOS)的单层缓冲层和掺杂线性梯度变化缓冲层的二次击穿特性和电场分布。在掺杂突变的缓冲层/N^(+)衬底界面位置,线性缓冲层的电场为1.7×10^(5)V/cm,单层缓冲层的电场为2.4×10^(5)V/cm。^(181)Ta粒子辐射试验验证了掺杂线性梯度变化缓冲层的SEB阈值电压优于单层缓冲层,线性缓冲层样品的SEB阈值电压大于250 V,单层缓冲层样品的SEB阈值电压为150~200 V。

ESD保护结构设计

静电损伤失效可能是热击穿(电流)造成的结或金属布线熔融失效,也可能是强电场(电压)诱发的介质失效,文章主要从电流热击穿方面探讨了静电触发时的ESD(Electro-Static-Discharge)保护结构的保护机理和失效机理以及工艺和版图上的应对措施。保护结构工作时的电流泄放能力决定了其保护能力,这种能力可以通过使泄放电流均匀、优化PN结特性等方面加强。电流泄放的均匀性可以在工艺版图上进行优化,结两侧浓度决定了结的耐受能力和结上的偏压,进而影响器件功耗。另外还提及了保护结构的负面影响以及工艺上的优化方案。

基于电容结构的α-SiGe∶H膜电学退化特性

针对航天一次可编程(OTP)存储器高可靠应用需求,基于电容结构和肖特基接触模型,分析得出α-SiGe∶H膜退化前电流传输机制较好地符合热电子发射-扩散模型,并计算得到零偏α-SiGe∶H/TiW界面肖特基势垒高度为0.41 eV。通过实验发现,在电压应力作用下,α-SiGe∶H膜漏电随时间增大并逐渐饱和,且不同应力电压下对应饱和漏电大小及饱和点时间不同。分析应力下漏电增大与非晶网络弱键断裂造成的缺陷相关,漏电机制由初始的扩展态主导转变为由缺陷密度决定的局域态主导,漏电饱和归因于α-SiGe∶H膜中缺陷密度的饱和,采用近邻跳跃电导模型可以很好地拟合实测J-V曲线,并计算得到饱和缺陷密度为5×10^19 eV^-1·cm^-3。

三极管器件结构研究

文章对三极管版图结构和器件特性关系进行了研究,设计了5种常规的纵向NPN管结构,从电流能力和寄生电阻两方面讨论了不同结构的差异和优劣。认为单基极接触结构比双基极接触结构具有更优的电流能力;集电极电流和发射极面积AE并不是按照比例线性增大,尤其在大注入时,集电极电流增大明显低于AE的增大;相同面积的马蹄形结构发射区放置在周围具有更大的AE和电流能力;这些结构在寄生电阻表现上各有优劣。讨论了基极和集电极接触方式差异对三极管电流性能的影响,对电路版图设计提出建议。讨论了EB隔离方式对三极管放大倍数HFE的影响,指出多晶隔离EB结构具有更大的HFE,尤其在小注入时表现显著。通过对这些结构的分析,还提出电流能力更优的梳状结构的版图布局。

MOS管器件击穿机理分析

讨论了MOS管击穿的分类,以及击穿时场强分布情况,在此基础上,列举和分析了MOS 管击穿的发生区域,主要是结击穿和漏区击穿。文章对雪崩击穿和穿通击穿机理进行了描述,并对 MOS管开启击穿进行了分析。

NMOS器件ESD特性模拟

NMOS管I-V曲线在ESD(electrostatic discharges)脉冲电流作用下呈现出反转特性,其维持电压VH、维持电流IH、触发电压VB、触发电流IB以及二次击穿电流等参数将会影响NMOS管器件的抗ESD能力。文章通过采用SILVACO软件,对1.0μm工艺不同沟长和工艺条件的NMOS管静电放电时的峰值电场、晶格温度以及VH进行了模拟和分析。模拟发现,在ESD触发时,增加ESD注入工艺将使结峰值场强增强,VH减小、VB减小,晶格温度降低;器件沟长和触发电压VB具有明显正相关特性,但对VH基本无影响。最后分析认为NMOS管ESD失效主要表现为高电流引起的热失效,而电场击穿引起的介质失效是次要的。

Bipolar技术中多晶发射极的腐蚀

在现代比较先进的Bipolar技术中,一般采用多晶发射极结构,这种结构可以提高双极管放大倍数和频率响应特性,因此,这种结构得到广泛的应用。由于这种结构中多晶是直接和硅衬底接触的,多晶腐蚀时要注意过腐蚀量、腐蚀均匀性以及腐蚀后硅衬底的形貌问题。本文主要介绍在这种工艺过程中我们进行的相关实验以及控制方法。最后,简单介绍我们工艺开发的第一批结果。

亚微米LATCHUP测试分析实例

关于LATCHUP理论目前相当丰富,但是关于LATCHUP的具体测试和分析文献很少介绍。本文讨论门亚微米工艺LATCHUP测试的一个例子。门的LATCHUP测试不属于常规PCM参数测试,但是在新工艺开发时,必须进行相关测试来确认设计规则。在这个例子里,作者进行LATCHUP测试和分析,最后得出相关结论。对于LATCHUP测试,不同工艺和不同测试结构在实际测试时可能会有些不同考虑,因此,希望该例子能给读者提供一些关于LATCHUP测试和分析的思路。

天线效应对LPNP管输出曲线的影响

天线结构是监控半导体工艺过程中等离子体损伤的一种典型结构,一般主要用来监控MOS器件栅氧的损伤。文中,该结构用来监控横向PNP(LPNP)管工艺过程中的发射极结损伤。实验发现,带天线结构的LPNP管的输出曲线容易出现翘曲现象,分析认为该异常不是由于发射极结损伤造成的,因为发射极结工艺过程中并没有受到损伤。同时发现该翘曲现象在LPNP管保护环接低电位时会消失,该低电位在很大范围内变化时,输出曲线基本一致,且输出曲线电流较保护环悬空时的电流整体偏大,在集电极电压较大时,输出电流和保护环悬空时的电流一致。

WLR测试技术——一种正被广泛采用的可靠性测试技术

传统的可靠性测试是后道进行的,它是对整个电路芯片进行老炼加速实验,这种方法费时费力,并且不能为工艺提供及时的指导,因此它使新工艺的开发周期延长。随着器件尺寸不断变小,出现了许多新的可靠性问题,器件的可靠性变得越来越重要。采用WLR测试能够减少可靠性的测试时间,缩短工艺开发周期,抢占新品上市时间。因此,这种测试方法越来越得到广泛的应用,本文讨论WLR测试的几个方面以及提供一些测试算法。

测试结深的另一种方法

传统的结深测试方法有:汞探针电容法、扩展电阻法、染色SEM法等,上述方法都具有相应的优点和局限性,本文介绍另外一种通过侧面结电容测试结深的方法,它可以嵌入电路中进行对任何一步工序后的结深监控,也可以在流片完成后对最终的结深进行监控,相比传统测试方法,它的突出优点是不具有破坏性,并且可以设计成一种PCM测试结构进行监控。

ONO反熔丝器件制备工艺及其特性研究

基于1．0μmONO（SiO2-Si3N4-SiO2）反熔丝CMOS工艺，主要研究了反熔丝孔腐蚀掩蔽层对ONO反熔丝器件特性的影响。研究发现，采用非掺杂多晶硅作为反熔丝孔腐蚀的掩蔽层、低压氧化方式生长隧道氧化层、LPCVD制备富N的Si3N4层、高温热氧化方式生长顶层氧化层等工艺制备ONO反熔丝单元，其熔丝具有良好的开关态特性：半编程电压条件下漏电低（约1．0×10^-2A）、击穿电压离散性小（均匀性小于5％）、编程电阻低（编程电流大于2mA时，其熔丝编程电阻小于300Ω）等，同时，在常温25℃、工作电压5V条件下，该结构0．6～1．5μm孔径的反熔丝单元寿命均达10年以上。

MTM反熔丝单元编程特性研究

主要研究了编程参数对MTM反熔丝单元编程特性的影响,包括编程电压、编程电流、编程次数等。结果表明在满足最低编程电压条件下,编程电压的增大对反熔丝编程电阻无显著影响。编程电流对编程电阻的影响较大,编程电流越大,反熔丝编程电阻越小。编程次数的增多可减小编程电阻,但离散性增大。

MTM反熔丝单元的辐照特性研究

对MTM反熔丝单元的总剂量辐照特性进行了研究,对未编程和编程后两种状态的反熔丝单元在不同电压偏置条件下进行总剂量辐照(Co^(60)-γ射线),辐照总剂量为2 Mrad(Si)。辐照试验结果显示,未编程状态下的MTM反熔丝单元的电压-电流特性曲线基本保持不变,漏电流变化率小于10%。编程后反熔丝单元的电阻特性保持不变,并且编程电阻大小对辐照试验结果无显著影响。试验结果表明,MTM反熔丝单元的抗总剂量(Co^(60)-γ射线)辐照能力达到2 Mrad(Si)以上。

90nm浮栅型P-FLASH器件总剂量电离辐射效应研究

研究了基于90 nm e FLASH工艺制备的浮栅型P-Channel FLASH单元的总剂量电离辐射效应,主要研究了FLASH单元随总剂量增加的变化规律及编程/擦除时间对FLASH单元抗总剂量能力的影响。研究表明:随着总剂量的增加,浮栅型P-FLASH器件"开"态驱动能力(Idsat)、"关"态漏电(Ioff)及跨导(gm)未发生明显退化,但"擦除/编程"态的阈值窗口明显减小,且呈现"编程"态阈值电压(VTP)下降幅度较"擦除"态(VTE)快的特征;编程/擦除时间的增加会导致FLASH单元阈值电压漂移量,对编程态FLASH单元,编程时间的增大导致阈值电压漂移量增大,而对于擦除态器件FLASH单元,擦除时间的增加导致阈值电压漂移量减小。综上所述,总剂量的增加仅引起浮栅型P-FLASH单元阈值电压的漂移,即浮栅内电荷的转移;编程/擦除时间的增加导致FLASH单元阈值电压漂移量的差异,主要是由于编程/擦除应力时间的增加导致隧道氧化层及界面处陷阱电荷的引入所引起的。

亚微米/深亚微米的栅氧清洗技术

栅氧前清洗是栅氧工艺的重要部分,本文介绍二种适用于亚微米/深亚微米的清洗工艺: 采用稀释化学试剂和兆声波清洗的VCS清洗工艺和IMEC清洗工艺。

栅氧击穿机理研究

栅氧击穿不仅和栅氧质量相关,而且受前工序的影响很大。本文介绍了影响栅氧击穿的 因素,如PBL隔离和腐蚀、电容结构。

ONO反熔丝器件寿命预测模型的建立

基于1.0μm ONO(SiO2-Si3N4-SiO2)反熔丝CMOS工艺下的反熔丝单元器件,研究了ONO反熔丝单元器件的TDDB寿命预测模型。研究发现ONO反熔丝单元器件的温度激活能Ea与电场强度Eeff存在线性关系,证明了ONO反熔丝器件的TDDB寿命预测模型满足"E Model";并基于TDDB可靠性实验数据分析,拟合"E Model"模型中的各个参数,建立了寿命预测模型。同时,通过建立的寿命模型预测不同批次的ONO单元器件寿命,与实测值对比发现,寿命预测模型具有较高的准确性。

硅紫外增强光伏探测器件中的异常光电特性

实验发现某些 UV- 1 1 0硅紫外增强型光伏探测器件的开路电压值随入射光强增大反而下降 ,在一定入射光强下出现峰值。实验和理论分析指出 ,这种异常光电特性的产生是由于器件中存在一个与主结方向相反的寄生 PN结 ,寄生结是 Al电极和 n- Si衬底之间合金化工艺控制不当而引入的肖特基结。