轻量级现场纠正的错误消除寄存器设计

针对时序错误实时检测和纠正技术中存在的检错成本和纠错性能问题,提出一种基于轻量级现场纠错技术的错误消除寄存器.错误消除寄存器采用自带的内部虚拟节点作为错误检测点,以无额外成本的方式实现时序错误的实时检测;基于观测到的高低电平信息,直接在寄存器内部进行错误纠正,通过仅增加4个额外晶体管的代价,完成即时的现场纠错.错误消除寄存器没有使用复杂的外置翻转探测电路进行错误检测,并且也没有使用额外的存储单元用于错误纠正,因此引入的额外面积和额外功耗极低.为评估错误消除寄存器的时序容错能力和电路效率提升能力,在中芯国际40nm工艺下将该寄存器集成到商用嵌入式处理器CK802中进行实验.实验结果表明,错误消除寄存器大幅度降低了容错处理器的面积成本和性能损失,相比现有技术,在同电压下有10.9%的性能提升,在同性能下有17.7%的功耗优化.

基于Labview和ARM的便携多功能电子技术基础实验箱设计

利用ARM7内核32位单片机LPC2148作为主控芯片MCU,单片集成DDS数字相位合成信号发生器AD9850,配合与计算机的通信和声卡的信号采集系统,和基于Labview开发的计算机上位程序,实现便携式多功能电子技术基础实验箱。计算机程序通过数据采集,进行处理和显示,实现虚拟示波器功能。系统与配有常用器件的自由电路板一起安放于小盒子中,提供便携的实验环境,为电子技术基础实验课堂演示、学生的自主实验研究带来便利,在电子技术课程的教学中提出了互动实践的创新模式。

一种基于连续页面归并回收的旁路转换缓冲器

旁路转换缓冲器(TLB)是内存管理单元中加速虚拟页号到物理页号转换过程的核心部件。基于程序连续页面分配访问的局部性特征,提出一种基于连续页面归并回收的TLB地址映射框架。在基于两路组相联结构的Main TLB基础上,设计一个用于合并回收页面的RTLB,当Main TLB由于地址映射块冲突发生替换时,检查Main TLB中是否存在与旧翻译信息的虚拟页号(VPN)、物理页号(PPN)都连续的表项,并临时缓存到RTLB进行连续页面归并,合并后的表项映射范围扩大,有效提高了TLB的映射效率。基于EEMBC测试基准的实验表明,在表项数相同的情况下,提出的TLB与传统TLB相比,缺失率降低了47.72%,平均访问时间降低了4.42%,具有高性能、低功耗的特点。