基于SOPC系统的0.5T磁共振成像仪控制台设计

针对磁共振成像仪控制台的数字化、小型化发展趋势,设计了一种0.5T磁共振关节成像仪控制台的总体框架。以FPGA的SOPC(System On the Programmable Chip)系统为仪器控制核心,开发了数字化磁共振成像仪控制台部分,将网络传输、数据处理、射频脉冲及梯度波形产生、外设驱动等各个功能集成在单一FPGA芯片中。实现上位机对输出波形,数字调制解调,梯度涡流补偿,抽取滤波等功能的控制。通过各个模块测试,系统功能稳定、脉冲波形可定制,为小型化磁共振成像仪的控制台研制提供了一种可靠性高而灵活的设计方案。

磁共振成像仪通信及脉冲生成模块的设计

针对小型化核磁共振成像仪主控板的功能需要提出新的设计方式,采用FPGA开发板作为主控板,以Nios II嵌入式软核作为协处理器,通过在其上移植μC/OS-Ⅱ操作系统及lwIP协议栈,实现与计算机的网络通信;使用Verilog硬件描述语言编写脉冲序列生成模块,实现对指令的解析以及执行,形成用户要求的脉冲序列。最终测试结果表明,主控板的通信速率以及通过示波器采集得到的脉冲序列均满足成像仪系统要求。而且这种软硬结合的设计方式与以往全软件的设计相比,使成像仪精度更高,性能更加稳定。