基于FPGA核心控制板的PCB抗电磁干扰设计

随着FPGA控制系统的时钟频率、元件数量与布线密度的增加,控制系统PCB板自身产生的电磁干扰问题日益严重。本文以时钟频率为50MHz的FPGA核心控制板存在的电磁干扰问题为导向,基于Altium Designer Summer 09的PCB设计平台,从PCB板层结构、布线、去耦、敏感信号处理、敷铜、电源与接地等方面进行抗电磁干扰设计,提高FPGA核心控制板运行的稳定性和可靠性。

基于AT89S51单片机的数字钟设计与实现

设计了一种以AT89S51单片机为控制器的数字钟,基于Proteus 7.8开发平台与Keil软件进行电路设计与仿真,实现数字钟的PCB实物制作、元件焊接与程序设计。软件仿真与试验结果表明,数字钟电路通电后工作稳定,具有自动计时,时间设置与闹钟功能。