一种基于动态部分重构的FPGA自修复控制器

由于FPGA具有灵活性高、开发周期短和性能强等优点,被广泛应用于航空航天自动化电子设备中。以航空航天强辐射环境下SRAM型FPGA易受到单粒子效应的影响、会导致电子设备发生故障为研究背景,以提高SRAM型FPGA的可靠性、硬件资源利用率和减少故障修复时间为目标展开研究。基于FPGA动态部分重构技术设计了一种自修复控制器,能够根据系统的故障自检测信号,自主完成FPGA故障区域中部分位流的调度和配置刷新,有效缓解了单粒子应对FPGA器件造成的影响。实验证明:该自修复控制器的可行性和高效性可提高航空航天自动化电子设备的安全性和可靠性。

火星环绕器X频段多通道收发隔离度设计

火星环绕器配备了3个对地接收通道,4个对地发射通道;虽然收发天线在X频段工作频点不同,但是在上行通道灵敏度高达-156dBm的情况下,100W发射信号仍不可避免地耦合到接收通道中,对上行遥控产生影响。本文对火星环绕器多通道天线情况下的收发隔离,通过5种途径进行了隔离设计,解决了高灵敏接收、大功率发射情况下的多通道收发隔离度难题。

基于USB的卫星通用化地面测试软件的设计

针对当前卫星地面测试设备研制任务剧增、研制需求周期短、密度大、技术更新快的问题,将软件工程中的组件技术引入卫星测试软件领域,提出利用测试功能组件构建通用化测试软件的设计思路;首先,对现有卫星型号的地面测试任务做共性研究;然后,分析研究现有卫星数传分系统和测控分系统单机地面测试涵盖的所有测试功能,描述通用化测试软件的研制需求;以通用化和模块化的设计思路进行软件概要设计;通过分析软件组成、设计流程图、搭建软件界面等步骤进行软件详细设计;最后,软件实现;提出的基于USB接口的卫星通用化地面测试软件,通过某型号功放级地面测试和某型号Ka应答机地面测试,经验证,通用性强,覆盖功能全面,能较好地满足多个分系统单机设备的测试要求。

短帧长Turbo编译码的FPGA实现研究

对深空通信中短帧长信息的Turbo编译码FPGA实现进行了研究。设计了Turbo编译码方法,编码由两个分量编码器并行级联组成,选择递归系统卷积码,编码采用特殊行列交织器;译码由两个独立的软输入软输出译码器串行联级联组成,采用近似Log-Map算法。给出了Turbo编译码的现场可编程逻辑阵列(FPGA)实现,给出了Turbo编译码单元的接口和顶层接口时序,以及Map译码单元流程。仿真结果表明:对帧长小于500b、码率为1/2的Turbo编译码器的FPGA实现了编码数据实时输出,译码延时0.45ms,满足输入数据速率要求。实测结果验证了仿真结果与理论性能相符。

星载固态存储模块的功能扩展及实现

针对在传统中小卫星当中有重要应用的星载固态存储模块应用功能单一、在不同型号中通用性差的问题,设计了一种硬件接口功能丰富,基于现场可编程门阵列(FPGA)可在轨编程的新型存储模块。新型存储模块可根据用户需求实现多通道并发输入和输出频率调整与端口切换的目标,提升了产品应用的灵活性和普适性。为了验证设计的正确性和可行性,采用Modelsim进行了功能仿真,并且进行了产品实验测试,仿真与实验结果表明:新型存储模块可实时响应用户指令,同时存储多路并发数据输入,且输出频率可根据需求进行调整,适应了航天产品型谱化的发展思路。

“嫦娥五号”载荷数据存储管理方法

针对“嫦娥五号”轨道器多载荷数据调度、存储复接、存储管理和高可靠性高要求,设计了基于NAND Flash芯片的数据复接及存储模块管理方案。采用具有抗辐照特性的Axcelerator系列反熔丝现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片作为主控制芯片,用于对多路载荷数据的调度管理和存储控制,采用大容量NAND Flash芯片用于对多种载荷和星上遥测的存储管理,实现了对多个数据源按要求进行数据记录、数据管理以及数据回放等功能。“嫦娥五号”任务在轨结果表明,经过数传帧编码以及可变速率回放,实现了深空探测对数据复接存储回放的要求,为后续深空探测数据的高速下传提供参考。

基于FPGA的EMD算法实现方法的研究

针对基于FPGA的嵌入式系统在机械设备状态检测和故障监测设备中的应用需求,为提升检测设备的性能和检测设备便携性,研究了EMD信号分解方法在FPGA平台上的实现。主要研究了基于Xilinx FPGA平台实现EMD算法的方法,直接处理实时采集到的振动信号,通过FPGA模块对采集到的信号进行EMD分解,用于后续信号的分析。将EMD算法移植到FPGA平台,将减少故障检测设备对上位机设备的需求,符合故障检测设备微型化、便携式的发展方向。

高速大容量综合处理器坏区管理技术在高分五号卫星上的应用

综合处理器实现卫星多路载荷数据的接收、处理、存储和回放输出等功能,普遍采用NAND FLASH芯片作为存储载体。存储阵列设计需考虑NAND FLASH的坏区管理,以提高存储芯片的利用率及数据的可靠性。针对高分五号卫星高速记录回放及大容量存储的需求,介绍了综合处理器对FLASH存储阵列细分化、智能化管理坏区技术的研究及应用情况,形成此类需求的通用解决方案。

10位高速模数转换器的超低抖动时钟设计

随着通信技术的发展,通过卫星提供数据、视频的高速数据传输系统得到快速发展,模数转换器(A/D)也得到了广泛应用。然而,模数转换器在处理高频信号时,对采样时钟误差即时钟抖动(jitter)特别敏感,极小的抖动都会使信噪比(SNR)大幅下降。通过对信噪比、有效位数(ENOB)和时钟抖动之间的相互关系进行理论研究和公式推导,提出一种超低抖动的时钟电路设计方案,并对方案进行器件选型、理论计算、原理设计和测试验证。结果表明,该时钟设计方案满足高速模数转换器的使用要求。

某宇航相控阵天线振动故障分析

文中针对某宇航相控阵天线在随机振动验收试验过程中的振动故障,首先通过罗列故障树和摸底试验进行故障定位,分析认为DSP芯片引脚在振动过程中应力过大是造成其开裂的主要原因;然后通过有限元法计算试验条件下DSP芯片引脚处的加速度和应力响应,仿真结果与试验结果比较一致;最后根据有限元模型开展相控阵天线主结构的优化设计,增加主结构的刚度,优化DSP芯片布局,在波控模块与主结构之间采用橡胶减振器减振。仿真结果显示优化后的DSP芯片动力学响应得到了极大改善,并通过了振动试验验证。这为高量级随机振动减振设计提供了理论和试验依据。

一种原子钟伺服电路的控制及测试方法

原子钟是时间频率的源头,直接决定了时间频率的准确性和稳定性,根据该特征讨论了一种基于原子钟的伺服控制电路的控制及测试方法。原子钟是一个低噪声系统,原子钟性能指标与系统噪声水平息息相关。而伺服电路是原子钟控制系统中的核心部件,其噪声性能水平又对原子钟尤其重要。深入探讨了如何对伺服电路进行关键功能性能测试。

基于NX CAE装配有限元网格技术研究

复杂装配体有限元网格模型手工装配难度大,针对此问题研究了NX CAE装配有限元技术即带CAD装配约束关系的有限元网格装配技术。基于该方法对某星载功放装配体进行了前处理,得到了高质量的有限元计算模型。相对传统建模技术显示出了快速、高效的特点。