结合高分辨率TDC的单光子探测系统设计

针对时间数字转换器(time-to-digital converter,TDC)的时间分辨率和测量误差相互制约,单光子探测系统工作频率低、测量死时间长等问题,设计了一款用于荧光寿命成像的高速单光子探测系统.该系统集成了一个6×6单光子雪崩二极管(single photon avalanche diode,SPAD)阵列和一个两级结构的TDC.其中,SPAD之间相互并联以增大感光面积;淬灭电路自动控制两条放电支路,减小测量死时间的同时降低了后脉冲效应;TDC采用两级结构同时实现了高分辨率和大动态范围,其中第2级TDC采用三通道游标结构有效降低了测量误差;存储器将时间测量结果暂存在对应的地址中,测量结束后由串口电路按地址顺序读出到上位机中处理.该系统基于TSMC 0.18μm CMOS工艺仿真验证,芯片整体面积为2800μm×1800μm.仿真结果表明:SPAD的击穿电压约为11.3 V,雪崩电流约为10-3 A,淬灭电路的死时间约为40 ns;TDC的时间分辨率为30 ps,动态范围为241 ns;整个系统在526 MHz时钟频率下对两个荧光信号进行检测,测量误差均小于10 ps.

基于40nm CMOS工艺的25Gb/s光接收机模拟前端电路设计

为更好地屏蔽探测器结电容、适配先进工艺节点的低电源电压,对共栅级放大器进行改进,提出一种带有源反馈结构的共栅级跨阻放大器,降低了电压余度消耗并有效提升带宽.在此基础上,采用TSMC 40 nm CMOS工艺,设计一款速率为25 Gb/s的伪差分光接收机模拟前端电路.该电路包括跨阻放大器、限幅放大器、直流偏移消除电路和输出缓冲级.其中,跨阻放大器采用带有源反馈结构的共栅级放大器,限幅放大器利用交错式有源反馈结构来提高电路带宽内的幅频响应平坦度,fT倍频器作为阻抗匹配的输出缓冲级.仿真结果表明,在电源电压0.9 V,探测器结电容等效值为150 fF的情况下,光接收机模拟前端电路的跨阻增益为59.6 dBΩ,-3 dB带宽为20.8 GHz,功耗为46.6 mW,芯片核心面积为600μm×440μm.