嵌入式逻辑分析仪在SOPC系统调试中的应用

随着逻辑设计复杂性的不断提高,仅依赖于软件方式的仿真测试了解设计系统的硬件功能已远远不够。本文介绍了可编程逻辑器件开发工具Quartus II中SignalTap II嵌入式逻辑分析仪的特点和使用过程,并给出一个具体的SOPC设计实例,详细介绍使用SignalTap II对Nios系统调试的具体方法和步骤S。ignalTap II在SOPC系统调试中能够捕捉和显示实时信号,方便我们在软件运行过程中跟踪FPGA硬件内部的特性,大大减少了调试、验证过程花费的时间,提高了SOPC设计的灵活性。

基于Nios Ⅱ的边界扫描控制核的设计

本文基于ALTERA公司的Nios软核+可编程资源FPGA的SOPC平台设计了一个边界扫描控制器IP核。该控制器基于Altera的SOPC系统及Avalon总线规范,完成自定义用户逻辑的定制。详细阐述了边界扫描控制核的设计方案及设计流程,通过SOPC中的Avalon总线接口,该控制器产生符合IEEE1149.1标准的边界扫描测试系统,能实现各种边界扫描测试。提高了系统设计的灵活性,加速了边界扫描测试效率。仿真及实验结果表明,该设计能够完成有效高速的边界扫描测试。