面向IP核测试复用的测试环设计

提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上.

嵌入式存储器内建自测试的原理及实现

随着集成电路设计规模的不断增大 ,在芯片中特别是在系统芯片 SOC( system on a chip)中嵌入大量存储器的设计方法正变得越来越重要。文中详细分析了嵌入式存储器内建自测试的实现原理 ,并给出了存储器内建自测试的一种典型实现。

面向系统芯片的可测性设计

随着集成电路的规模不断增大 ,芯片的可测性设计正变得越来越重要。回顾了一些常用的可测性设计技术 ,分别讨论了系统芯片 ( SOC)

面向系统芯片的验证策略

随着集成电路的设计规模不断增大 ,芯片的验证工作变得越来越重要。文章首先回顾了一些常用的验证技术 ,然后分别讨论了 SOC设计中所要进行的模块单独验证、芯片的全功能验证以及系统的软。

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计 .综合结果显示 ,所设计的芯片级测试控制器所占用的面积代价非常小 .

面向电源噪声的动态电流测试

电源噪声在深亚微米设计中正变得越来越突出,而因电源噪声引起的电路故障测试也变得越来越重要。本文针对这一情况提出了动态电流测试来实现由电源噪声引起的故障测试。与IddQ测试不同,动态电流测试依据电路中的器件切换时电源电流的动态变化情况来判断电路中是否存在故障。通过仿真分析,动态电流测试是可行的。

超深亚微米芯片互连线电感提取技术及应用

超深亚微米(VDSM)工艺下,集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略.首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题;基于互连线分布RLC模型,对一类电源树的同步切换噪声问题作了分析;并介绍了RL梯状电路、有效电容法等实用电感效应处理措施.一些仿真实例表明,未来高频集成电路中电感效应可严重影响部分关键互连线网性能,将成为信号完整性的重要制约因素.

实现测试复用的SOC设计中的测试结构

在系统芯片SOC(systemonachip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分:1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计。