期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
应用于30GHz锁相环的高性能电荷泵设计 被引量:1
1
作者 陆泼 张楠 +3 位作者 谢磊 刘宝宝 李巍 张润曦 《微电子学》 CAS CSCD 北大核心 2014年第6期718-721,726,共5页
基于IBM 0.13μm CMOS工艺,设计了一款应用于30GHz低杂散锁相环的电荷泵电路。该电荷泵采用带隙基准为电流源和运算放大器提供偏置,采用复制支路和比较器实现上下电流源的静态匹配,将输入输出轨对轨运算放大器接成单位增益缓冲器来避免... 基于IBM 0.13μm CMOS工艺,设计了一款应用于30GHz低杂散锁相环的电荷泵电路。该电荷泵采用带隙基准为电流源和运算放大器提供偏置,采用复制支路和比较器实现上下电流源的静态匹配,将输入输出轨对轨运算放大器接成单位增益缓冲器来避免电荷共享效应,通过加入互补开关管来减小时钟馈通和电荷注入效应。后仿真结果表明,在电源电压为2.5V,电荷泵电流为200μA,调谐范围为0.5~2V时,充放电电流的最大静态失配小于0.1%;在750kHz环路带宽下,计算得到锁相环参考杂散小于-72dBc,满足IEEE 802.15.3c标准对60GHz本振信号杂散的要求。 展开更多
关键词 电荷泵 30GHz锁相环 电流失配 参考杂散
下载PDF
8~25 GHz 1:8高速分频器的设计
2
作者 张楠 陆泼 +2 位作者 苏浩 石春琦 张润曦 《微电子学》 CAS CSCD 北大核心 2014年第5期670-674,共5页
采用IBM0.13μm CMOS工艺,在锁相环系统电源电压2.5V的条件下,以三级分频器级联的方式实现了一款8-25GHz 1∶8高速分频器电路。为了获得更高的工作速度和灵敏度,设计中对传统的伪差分结构锁存器进行了拓扑和版图优化,基本的二分频单元... 采用IBM0.13μm CMOS工艺,在锁相环系统电源电压2.5V的条件下,以三级分频器级联的方式实现了一款8-25GHz 1∶8高速分频器电路。为了获得更高的工作速度和灵敏度,设计中对传统的伪差分结构锁存器进行了拓扑和版图优化,基本的二分频单元由锁存器和输出缓冲级电路构成,以保证版图布线后信号传输的衰减最低。后仿真结果表明:在电源电压2.5V时,分频器的核心电路(第一级)功耗为21.75mW,对应的版图尺寸为70μm×35μm;在输入信号峰峰值900mV的条件下,分频范围达到8-25GHz,并通过了所有工艺角和温度仿真。 展开更多
关键词 CMOS PLL 高速分频器 伪差分结构
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部