期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
高速低功耗6端口分块式寄存器堆的设计
1
作者
陆祯琦
蒋剑飞
毛志刚
《微电子学与计算机》
CSCD
北大核心
2009年第6期70-73,共4页
在SMIC的0.18μm CMOS工艺下,设计了一款3读3写32×16bit高速低功耗寄存器堆.该寄存器堆采用分块结构和改进的存储单元,有效地降低了寄存器堆的功耗.电路仿真表明,在室温条件下,工作电压为1.8V,最大读写延时为0.9ns,当寄存器堆工作...
在SMIC的0.18μm CMOS工艺下,设计了一款3读3写32×16bit高速低功耗寄存器堆.该寄存器堆采用分块结构和改进的存储单元,有效地降低了寄存器堆的功耗.电路仿真表明,在室温条件下,工作电压为1.8V,最大读写延时为0.9ns,当寄存器堆工作在1GHz时,功耗为23.70mW.
展开更多
关键词
寄存器堆
低功耗
分块结构
下载PDF
职称材料
题名
高速低功耗6端口分块式寄存器堆的设计
1
作者
陆祯琦
蒋剑飞
毛志刚
机构
上海交通大学微电子学院
出处
《微电子学与计算机》
CSCD
北大核心
2009年第6期70-73,共4页
文摘
在SMIC的0.18μm CMOS工艺下,设计了一款3读3写32×16bit高速低功耗寄存器堆.该寄存器堆采用分块结构和改进的存储单元,有效地降低了寄存器堆的功耗.电路仿真表明,在室温条件下,工作电压为1.8V,最大读写延时为0.9ns,当寄存器堆工作在1GHz时,功耗为23.70mW.
关键词
寄存器堆
低功耗
分块结构
Keywords
register file
low-power
partition
分类号
TN431.2 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
高速低功耗6端口分块式寄存器堆的设计
陆祯琦
蒋剑飞
毛志刚
《微电子学与计算机》
CSCD
北大核心
2009
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部