基于短训练序列的符号同步改进算法及其实现

在突发OFDM系统中采用短训练序列STS互相关实现符号同步时,要进行大量自相关和互相关运算,硬件实现复杂度高。提出基于STS延迟自相关的符号同步改进算法,降低了硬件实现复杂度。仿真结果表明,该算法在瑞利衰落信道下误码率达10-3以下,可保证正常通信。硬件设计时通过使用RAM替代移位寄存器、乘法器和累加器复用、公式化简等,减少了电路所需资源。FPGA综合结果表明,该设计占用触发器资源比现有电路节约75%左右,查找表资源节约22%左右。

基于FPGA的可配置FFT_IFFT处理器的设计与实现

设计实现了一种用于P2P移动无线通信手持终端产品。该设计采用优化的单碟形4路并行结构,兼容802.11g协议,可配置完成64点、256点、1 024点的FFT-IFFT处理器,设计以Xilinx公司的Virtex-2系列的XC22V500芯片为硬件平台。通过大量实际信号与数据的联合调试,表明了设计的正确性及实用性。

RS编码器的优化设计与实现

有限域乘法器是RS编码器中的主要部分。提出一种有限域乘法器的优化策略,选用系数对称的生成多项式,全局共享出现频率较高的异或逻辑单元,大大降低了编码器的硬件实现的复杂度,最后设计实现了RS(255,239)编码器电路,仿真验证功能正确。文章设计的RS编码器电路占用硬件资源更小,非常适于VLSI的实现。