基于门控时钟的寄存器传输级功耗优化

随着深亚微米技术的发展,功耗已经成为现代超大规模集成电路设计中的一个主要设计约束.本文在设计多点控制协议MPCP模块中,采用插入门控时钟这一技术以降低芯片功耗.针对插入门控寄存器造成测试很难控制这个问题,采取在锁存器的前后加入控制点的方法,解决了由于插入门控时钟而对可测性造成的影响.最后,使用SMIC的0.25um CMOS工艺,并用Synopsys的power complier进行功耗优化,达到了很好的效果.

基于分数阶傅立叶变换的自适应时频表示

提出采用高斯函数的分数阶傅立叶变换作为基函数的自适应信号扩展方法 ,并给出了相应的时频分布 ,该分布具有较高的时频分辨率 ,没有窗效应 ,无交叉项干扰。分数阶傅立叶变换使基函数的时频分布旋转了α角度 ,结合尺度 ,时移和频移 ,为基函数匹配信号提供了更大的灵活性。仿真结果表明 ,该方法可以更加准确地描述信号的时频特征。

双有限域模乘和模逆算法及其硬件实现

有限域上的模乘和模逆运算是椭圆曲线密码体系的两个核心运算。该文在Blakley算法的基础上提出一种radix-4快速双有限域模乘算法,该算法采用Booth编码技术将原算法的迭代次数减少一半,并利用符号估计技术简化约减操作;在扩展Euclidean求逆算法的基础上提出一种能够同时支持双有限域运算的高效模逆算法,该算法不仅避免了大整数比较操作,而且提高了算法在每次迭代过程中的移位效率。然后针对这两种算法特点设计出一种能够同时完成双有限域上模乘和模逆操作的统一硬件结构。实现结果表明:256位的模乘和模逆统一硬件电路与同类型设计相比较,在电路面积没有增加的情况下,模乘运算速度提高68%,模逆运算的速度也提高了17.4%。

应用WVD估计AM-FM信号的瞬时频率

该文研究了应用WVD谱峰检测估计AM-FM信号的瞬时频率的方法及其性能。理论分析表明;对线性调频的AM-FM信号,只要其幅度的WVD在频率为零处取得最大值在任意时刻都成立,则基于WVD谱峰检测得到的瞬时频率估计是无偏的,并给出了估计的方差。仿真实验使用高斯包络的线性调频信号表明,利用WVD可以有效地估计AM-FM信号的瞬时频率。

H．264编码器中1／4像素精度插值算法的VLSI实现

H.264视频编码标准中引入了1/4像素精度插值算法,大大提高了压缩效率,但同时使运算复杂度增加、存储带宽增大。针对以上问题,从运动估计的角度出发,采用一步插值法和数据复用技术,可使带宽减少26%,处理周期可减少45%;设计了相应的硬件结构:采用了5级流水线实现一步插值算法,通过输入缓冲单元实现了参考数据的复用;针对插值过程中产生的大量数据,采用乒乓操作结构,保证数据及时传递。该结构可以显著降低带宽,提高吞吐率,完全可以应用于实时编码器中。

配料监控系统的研制

介绍了采用工控机、ＰＬＣ、配料控制器组成的配料监控系统．该系统不但提高了生产效率，而且保证了配料精度．监控软件采用多线程的设计模式，使软件运行更加平稳和流畅；采用多媒体定时器实现精确定时．本系统在实际应用中取得了很好的效果．

应用自适应时频分布的瞬时频率估计

估计信号的瞬时频率常用解析信号的相位差分或Cohen类时频分布的时间一阶条件矩 ,但这些方法在信噪比较低时存在较大的方差。提出了一种新的瞬时频率估计方法 ,它把被分析的信号自适应地扩展到一组有限的 ,具有较好的时频局部化特征的基函数集上 ,用相应的自适应时频分布的谱峰检测来估计信号瞬时频率。仿真结果表明 ,该方法具有较好的抗噪声能力 ,且能够灵活地应用于估计多分量信号的瞬时频率 ,可以取得比其它方法更好的效果。

基于上下文的自适应二进制算术编码的硬件实现

文章提出了一种适用H.264标准的自适应算术编码器的VLSI实现方案,它对算术编码的结构做了改进,用查表代替了乘法操作,并采用流水线结构实现,获得了较高的吞吐速率。在采用Verilog语言对编码模块进行描述后,用ALTEAR公司的现场可编程门阵列(FPGA)进行仿真验证。实验表明,这种流水线结构的算术编码器能够获得较高的编码速度。

夜间图像的白平衡算法研究与实现

本文提出了一种基于像素点加权的白平衡算法,并且对算法进行了FPGA实现.该算法首先将RGB图像转化为暗通道图像,根据图像的暗通道值以及高光区域的分布情况为各像素点加入权重.然后,根据各像素点的权重计算出各通道的加权平均值,并将其结合标准灰度得到各通道的增益因子,最后利用增益因子完成白平衡调整,消除图像的颜色偏色.实验结果表明,该算法有效解决了夜间图像的偏色问题,并且满足了实时系统的要求.

基于AVS标准的熵解码器硬件设计

提出了一种基于AVS标准熵解码器的设计方案。采用桶形移位器进行移位,采用并行结构确定码长。采用算术方法对19张码表进行算术优化,从而减小了芯片面积,提高了解码速度。采用Verilog HDL语言进行源代码设计和仿真。在0.25μm CMOS工艺库下,用Design Compiler进行综合,面积为1.5万门左右,最高频率达100MHz,达到实时解码高清AVS码流要求。

基于GF（2^m）上椭圆曲线点乘的实现

给出了椭圆曲线加密算法的点乘实现.在实现模乘运算时,把相乘过程和模约多项式过程结合起来,以改善运算效率.片外双口RAM的使用,加快了数据存取速度,同时通过预留RAM空间,增强了系统的可扩充性.本设计用Verilog HDL语言作为设计工具,在synopsys DC Z-2007 03 solaris9工作平台上,基于chartered 0.35 CMOS的综合库,50 MHz约束下综合出结果约为18657门.

基于门控时钟的低功耗CAVLC解码器设计

提出了一种应用于H.264/AVC的低功耗上下文自适应变长编码(CAVLC)解码器的设计方案。对各解码块和内部寄存器分别采用模块级和寄存器级的时钟门控,关闭空闲的时钟,降低了解码器的动态功耗。该设计采用0.25μm工艺,在100MHz时钟约束下,对门控后的解码器进行功耗分析,结果证明CAVLC解码器的功耗降低了65%。

基于李雅普诺夫稳定定理的单神经元PID控制器参数整定研究

单神经元PID控制器是现在控制系统中采用较多的一种控制器。使用非线性系统的李雅普诺夫稳定性分析方法,对单神经元PID控制器的参数整定算法进行改进。该算法以误差平方函数作为系统的李雅普诺夫函数,依据系统参数最优的李雅普诺夫稳定性分析方法,找到系统稳定条件成立下系统的控制规律,得出参数的整定算法。

H.264/AVC视频编码标准中CAVLC解码器的设计

提出了一种应用于H.264/AVC的快速低功耗CAVLC解码器设计方法。对较复杂的几个模块进行了算法和结构上的优化,减少了占用的硬件资源,降低了实现复杂性。仿真结果表明:采用该方法设计的解码器可以正确解码每个变换块中的变换系数,且能在一个时钟周期解出一个句法,完全可以满足H.264视频实时解码的要求。

面向NFC应用的DES/3DES算法研究与仿真实现

在分析DES/3DES密码算法及常用抗攻击策略的基础上,从DES算法的功耗点和代码的简易程度着手,进一步改进掩膜方法,提出了一种抗DPA攻击的DES/3DES改进算法,该算法可支持ECB和CBC工作模式。利用SystemC建立算法模型并进行验证,完成了满足NFC应用要求的DES/3DES密码协处理器的设计和仿真;建立了一套SystemC算法模型和RTL电路自动仿真系统,以减少开发周期及研发成本。对改进算法及电路所做的仿真验证了电路的有效性。

基于参数自适应时频分布的瞬时频率估计

为了跟踪信号在不同时刻的频率变化情况,需要估计其瞬时频率。本文分析了瞬时频率与非平稳信号的时频分布之间的关系,提出了一种采用自适应信号子空间分解的参数自适应时频分布(PAD),以及基于PAD峰值检测的瞬时频率估计方法。数值仿真和对实测信号的瞬时频率估计实验结果表明,该方法对于调频类信号的估计性能优于其他常用的瞬时频率估计法,且抗噪声干扰能力强,为时变频率非平稳信号的瞬时频率估计提供了新的手段。

基于Chirp-Fourier变换的LFM信号的参数估计

本文从匹配Fourier变换的角度给出了Chirp -Fourier变换的定义、意义和离散实现。分析表明 ,LFM信号的Chirp -Fourier变换的峰值对应的坐标即为其初始频率和调频斜率 ,所以应用Chirp -Fourier变换可以估计LFM信号的参数。仿真试验表明 ,应用Chirp -Fourier变换不但可以有效地估计LFM信号的参数 ,而且有很好的抗噪声干扰能力。

电能计量芯片Sigma-Delta ADC降采样滤波器设计

Sigma-Delta ADC精度高,是电能计量芯片的首选ADC。文中设计了一个应用于电能计量芯片中∑-△ADC的数字抽取滤波器,将∑-△调制器输出的串行比特流信号转换成多位并行输出。该抽取滤波器采样多级抽取结构,由级联积分梳状滤波器(Cascaded Integrator Comb,CIC),半带滤波器(Half Band Filter,HBF)以及FIR补偿滤波器组成。对各级滤波器的阶数、系数进行优秀设计,实现128倍的抽取。对HBF采用有符号正则数编码节(CSD)编码,经优化设计后,在CSMC 0.18um工艺下综合,与传统方法相比,面积减少8%,功耗降低15%。实验结果表明:该方法使抽取滤波器在面积和功耗上都有所改善,且性能完全符合电能计量芯片设计要求。

一种基于分组的低功耗变长解码器的设计

变长码作为一种最流行的数据压缩技术,已被许多数据压缩标准,如JPEG,MPEG-2和H.263等作为编码方法但由于解码过程中的循环依赖性,限制了解码吞吐率。本文介绍了一种基于分组方法的低功耗变长解码器结构,它是利用变长编码本身的信息冗余降低功耗的,通过设计添加一个锁存器的方法来缩短变长解码器的关键路径,描述了一个对变长码表进行分组控制的有限状态机控制器,从而达到高吞吐率输出的目的。

基于SIFT的POCS图像超分辨率重建

针对传统的POCS图像超分辨率重建算法中广泛使用的基于改进的Keren配准算法,对于序列帧间存在剪切和非均匀尺度变换现象时,很难做到精确的亚像素级配准,文中讨论了一种基于SIFT算法的POCS序列图像超分辨率重建算法。首先利用SIFT算法提取序列帧与参考帧间的SIFT关键点对,随后选取匹配关键点对,通过RANSAC去除误配点的同时估算出六参数仿射变换参数,最后使用POCS重建算法得到最终的重建结果。实验结果表明:该方法能有效地解决因运动估计不准而引起的重建图像效果不好的问题,特别是在序列帧间存在剪切和非均匀尺度变换现象时,重建效果明显好于传统的POCS算法,具有更强适应性。