基于0.6μm CMOS复接器的设计

复接器是光纤通信系统的重要组成部分。文章采用CSMC-HJ0.6μmCMOS工艺设计,工作速率为622Mb/s的4∶1复接器。为了适应高速电路设计的需要,采用源级耦合场效应管逻辑(SCFL)电路形式和树型结构,分析和设计了复接器的系统结构和单元电路,并用SmartSpice进行了仿真。仿真结果表明,电路的工作速率可以达到622Mb/s,且其它各项指标均可达到要求。

CMOS工艺复接器模块中选择器的设计

在光纤传输系统中,为了提高信道的利用率,需要用复接器将多路低速信号合成一路高速信号。选择器就是高速复接器模块中的关键部分,选择器的逻辑功能和性能直接影响复接器的工作。由于源极耦合场效应管逻辑(SCFL)电路工作速率高,因此选择器的设计就采用了SCFL电路结构。设计采用全定制的设计方法,在参数调整过程中,采用一种观察分组的新方法,并用SmartSpice进行了仿真,其结果达到了预期的目标。