用于FPGA的高效可测性设计

近几年,现场可编程门阵列(FPGA)的设计和制造技术高速发展,对于FPGA的测试也成为了一个重要的问题,高效的可测性设计方案对于降低测试成本、提高测试覆盖率和测试效率起着决定性的作用。将FPGA的开关矩阵结构和可测性设计(DFT)技术相结合,实现了FPGA定制电路知识产权(IP)核的高效测试方案,利用自动测试设备(ATE)证明其有效性和可实现性。该设计实例是基于高速串行计算机扩展总线标准(PCIe)展开,在传统DFT流程上结合FPGA架构特性演化出的一种新的可编程高效可测性设计。

基于FPGA定时刷新控制单元的应用技术研究

SRAM型FPGA在航天领域有着广泛的应用,为解决FPGA在宇宙环境中单粒子翻转的问题,适应空间应用需求,给出了一种低成本抗辐照解决方案,对耐辐射FPGA器件进行抗单粒子翻转加固设计。该方案兼容多种型号FPGA芯片,从3片SPI FLASH中读取配置数据,通过串行接口配置FPGA,并在配置完成后按照设定时间周期性刷新芯片,可以满足航天领域对抗辐照型FPGA的使用需求。

一种改进型可配置逻辑块的结构设计

可配置逻辑块(CLB)是FPGA中最重要的模块,其主要由查找表、选择器、触发器等子模块组成,可以通过配置来实现组合逻辑和时序逻辑,其性能直接影响到整个FPGA的表现。为了提高CLB的利用率和性能,提出了一种改进型的CLB结构。基于VPR平台对修改后的CLB结构进行架构建模,选用不同类型的基准电路测试了CLB结构对延时和面积等性能的影响。实验结果表明,改进后的结构在关键路径延时平均增大8.86%的前提下,所用CLB数量节省了24.88%,总面积减小了12.95%。且该结构能够在VPR中被正确描述与解析,测试结果对FPGA的结构设计与分析具有参考价值。