期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
阀控铅酸蓄电池分段恒流充电特性的研究 被引量:21
1
作者 陈静瑾 余宁梅 《电源技术》 CAS CSCD 北大核心 2004年第1期32-33,共2页
通过对电动自行车用阀控铅酸(VRLA)蓄电池特性的分析,研究了一种新的充电方法——分段恒流充电法。对首段充电电流及充电电流段数进行了研究,结果表明:采用首段0.5 C充电,4段或5段恒流充电法,可使充电时间缩短到小于150 min,同时电池的... 通过对电动自行车用阀控铅酸(VRLA)蓄电池特性的分析,研究了一种新的充电方法——分段恒流充电法。对首段充电电流及充电电流段数进行了研究,结果表明:采用首段0.5 C充电,4段或5段恒流充电法,可使充电时间缩短到小于150 min,同时电池的循环寿命达到大于250次,与恒压限流充电方式比较,分段恒流充电方式不仅充电时间短,而且电池温升低、失水少、循环寿命提高1倍以上。此外,采用恒流充电法还可以消除由于充电方法不当造成的电池极板硫化,使电池恢复容量。对电池性能衰减机理的研究表明:多段恒流充电能抑制VRLA电池正极板活性物质的软化和负极板活性物质的硫酸盐化。 展开更多
关键词 阀控铅酸蓄电池 分段恒流充电特性 循环寿命 充电模式 充电电流
下载PDF
基于分频算法的VQ码书生成方法 被引量:1
2
作者 陈静瑾 银磊 +2 位作者 马文龙 余宁梅 高勇 《西安理工大学学报》 CAS 2004年第1期31-35,共5页
提出一种简单有效的VQ码书生成的分频算法。该算法将图像分割为高频、低频两部分,在高频段采用阈值比较的方法,在低频段采用分块提取的方法生成VQ码书。实验结果表明,该算法生成的码书通用性较强,在码率为0.625bpp的情况下,重构图像的... 提出一种简单有效的VQ码书生成的分频算法。该算法将图像分割为高频、低频两部分,在高频段采用阈值比较的方法,在低频段采用分块提取的方法生成VQ码书。实验结果表明,该算法生成的码书通用性较强,在码率为0.625bpp的情况下,重构图像的峰值信噪比为23.20~32.24dB,性能优于其他方法。 展开更多
关键词 矢量量化 分频法 峰值信噪比 阈值
下载PDF
一种高效快速的VRLA电池充电法 被引量:2
3
作者 陈静瑾 《电源技术》 CAS CSCD 北大核心 2004年第7期433-434,共2页
在研究了电动自行车用阀控铅酸(VRLA)蓄电池分段恒流充电特性的基础上,通过对常规分段恒流充电法与快速分段恒流充电法的比较可见:由于后者提高了充电电流,从而使充电时间缩短到小于150 min,同时电池的循环寿命达到大于250次,但也造成... 在研究了电动自行车用阀控铅酸(VRLA)蓄电池分段恒流充电特性的基础上,通过对常规分段恒流充电法与快速分段恒流充电法的比较可见:由于后者提高了充电电流,从而使充电时间缩短到小于150 min,同时电池的循环寿命达到大于250次,但也造成了电池正极板腐蚀的提早发生。针对这一问题,提出了一种新的充电方法———高效分段恒流充电法。该方法仍采用三段恒流充电,不同于快速分段恒流充电法的是:该充电法每6次充电中5次充入电量为105%、一次充入电量为115%。该方法通过对电池充入电量的控制,防止了过充,缩短了充电时间,使电池充满,同时又使电池的温度降低,平均充电电压降低,正极板的腐蚀减小了40%,循环寿命提高了30%。 展开更多
关键词 阀控铅酸(VRLA)蓄电池 常规分段恒流充电法 快速分段恒流充电法 高效分段恒流充电法 循环寿命
下载PDF
小型VRLA电池分段恒流充电特性的研究 被引量:4
4
作者 陈静瑾 《蓄电池》 2004年第2期74-76,共3页
通过对电动自行车用小型阀控铅酸蓄电池(后称VRLA电池)特性的分析,研究了一种新的充电方式———分段恒流充电方式。通过对首段充电电流及充电电流段数进行的研究,结果表明:采用首段0 5C电流充电,四段或五段恒流充电,可使充电时间缩短... 通过对电动自行车用小型阀控铅酸蓄电池(后称VRLA电池)特性的分析,研究了一种新的充电方式———分段恒流充电方式。通过对首段充电电流及充电电流段数进行的研究,结果表明:采用首段0 5C电流充电,四段或五段恒流充电,可使充电时间缩短到小于150min,同时电池的循环寿命达到大于250次,与"恒流—恒压—浮充"及"恒流—恒流—恒压"充电方式比较,分段恒流充电方式不仅充电时间短、循环寿命长、而且电池温升低、失水少。对电池性能衰减机理的研究表明:采用分段恒流充电能抑制VRLA电池正极板活性物质的软化和负极板活性物质的硫酸盐化。 展开更多
关键词 阀控铅酸蓄电池(VRLA电池) 分段恒流充电方式 “恒流-恒压-浮充”充电方式 “恒流-恒流-恒压”充电方式 循环寿命
下载PDF
USB2.0中CRC码的并行算法及硬件实现
5
作者 陈静瑾 邓雅诺 +1 位作者 马文龙 余宁梅 《西安理工大学学报》 CAS 2004年第3期272-275,共4页
基于CRC检错原理,针对USB2.0协议规定的要求,研究了一种通用的CRC16并行算法及硬件实现。该方法适用于不同的CRC生成多项式和不同的并行度,尤其对并行度大于8位的高速系统的CRC计算。与常用的串行算法及查表法相比,该方法使电路的硬件... 基于CRC检错原理,针对USB2.0协议规定的要求,研究了一种通用的CRC16并行算法及硬件实现。该方法适用于不同的CRC生成多项式和不同的并行度,尤其对并行度大于8位的高速系统的CRC计算。与常用的串行算法及查表法相比,该方法使电路的硬件实现比较容易,提高了电路对数据的处理能力,减小了时延,具有现实性及优越性。 展开更多
关键词 CRC(循环冗余校验码) USB(通用串行总线) CRC并行算法
下载PDF
新型神经元MOS多数表决电路的研究
6
作者 陈静瑾 马文龙 余宁梅 《电子器件》 CAS 2004年第2期217-219,227,共4页
用多数表决电路解决图像处理中孤立噪声处理是比较直接而且可靠的方法 ,但是 ,随着变量数的增多 ,电路的规模急剧增大 (呈指数规律 ) ,而少变量的表决电路 (变量数小于 4 )在孤立噪声处理中又没有实用价值 ,为解决该问题 ,提出了一种新... 用多数表决电路解决图像处理中孤立噪声处理是比较直接而且可靠的方法 ,但是 ,随着变量数的增多 ,电路的规模急剧增大 (呈指数规律 ) ,而少变量的表决电路 (变量数小于 4 )在孤立噪声处理中又没有实用价值 ,为解决该问题 ,提出了一种新型神经元MOS多数表决电路 ,它更适用于变量数大于 4的情况。与传统的CMOS方案相比 ,该电路具有速度快、结构简单、功耗低等特点。T SPICE仿真结果证明该设计的可行性。 展开更多
关键词 神经元MOS 表决电路 T-SPICE仿真
下载PDF
变参数RS编码器IP核的设计与实现 被引量:3
7
作者 董怀玉 余宁梅 +3 位作者 高勇 刘高辉 牛兰奇 陈静瑾 《固体电子学研究与进展》 CAS CSCD 北大核心 2004年第2期186-190,共5页
设计了一种码长可变、纠错能力可调的 RS编码器。该 RS编码器可对常用的 RS短码进行编码 ,可做成 IP核 ,为用户提供了很大的方便 ;采用基于多项式乘法理论 GF( 2 m)上的 m位快速有限域乘法的方法 ,提高了编码电路的运算速度 ;同时给出... 设计了一种码长可变、纠错能力可调的 RS编码器。该 RS编码器可对常用的 RS短码进行编码 ,可做成 IP核 ,为用户提供了很大的方便 ;采用基于多项式乘法理论 GF( 2 m)上的 m位快速有限域乘法的方法 ,提高了编码电路的运算速度 ;同时给出了程序仿真结果 ,并在 Xilinx的 FPGA上进行了硬件验证。 展开更多
关键词 RS编码器 IP核 有限域 专用集成电路 FPGA VERILOG HDL
下载PDF
CDMA扩频信号的数模混合型解扩方法 被引量:2
8
作者 刘高辉 陈静瑾 +2 位作者 余宁梅 高勇 牛兰奇 《西安理工大学学报》 CAS 2003年第4期326-330,共5页
提出一种CDMA扩频信号的数模混合型解扩方法。该方法首先采用二阶采样实现中频信号的正交解调,再用数字控制的并行模拟运算电路实现的模拟匹配滤波器对基带信号进行相关解扩。仿真实验表明,该方法能实现CDMA扩频信号的相关解扩,而且实... 提出一种CDMA扩频信号的数模混合型解扩方法。该方法首先采用二阶采样实现中频信号的正交解调,再用数字控制的并行模拟运算电路实现的模拟匹配滤波器对基带信号进行相关解扩。仿真实验表明,该方法能实现CDMA扩频信号的相关解扩,而且实现电路结构简单,是一种有效的相关解扩技术。 展开更多
关键词 CDMA扩频信号 数模混合型解扩方法 二阶采样 匹配滤波器
下载PDF
RS(15,9)编码器IP Core的实现 被引量:1
9
作者 董怀玉 余宁梅 +3 位作者 高勇 刘高辉 牛兰奇 陈静瑾 《西安理工大学学报》 CAS 2004年第1期82-86,共5页
RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2m)上4位快速有限域乘法的方法,提高了编码电路中乘法器模块的运算速度,并对传统的编码电路进行优化,从而解决了运算速度慢的问题。使用VerilogHDL语... RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2m)上4位快速有限域乘法的方法,提高了编码电路中乘法器模块的运算速度,并对传统的编码电路进行优化,从而解决了运算速度慢的问题。使用VerilogHDL语言和Verilog7.0软件,设计了RS(15,9)编码器,通过仿真及软、硬件验证了设计的正确性。 展开更多
关键词 RS码 编码器 IP CORE VERILOG HDL
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部