期刊文献+
共找到17篇文章
< 1 >
每页显示 20 50 100
L波段0.5mm SiC SIT 被引量:1
1
作者 陶永洪 柏松 +3 位作者 陈刚 李理 李赟 尹志军 《固体电子学研究与进展》 CAS CSCD 北大核心 2011年第6期536-539,共4页
作为测试小管芯,所研制的小栅宽(0.5mm)L波段SiC SIT器件,台面和栅凹槽线宽分别为1.0μm和1.5μm,源间距2.5μm,采用凹栅结构、Al注入形成PN结等优化手段,提高了器件的击穿特性和微波特性。0.5mm栅宽SiC SIT器件,输出功率通过负载牵引... 作为测试小管芯,所研制的小栅宽(0.5mm)L波段SiC SIT器件,台面和栅凹槽线宽分别为1.0μm和1.5μm,源间距2.5μm,采用凹栅结构、Al注入形成PN结等优化手段,提高了器件的击穿特性和微波特性。0.5mm栅宽SiC SIT器件,输出功率通过负载牵引系统进行测试,在1.2GHz CW、50V工作电压下测量的输出功率密度达到7.55W/cm,功率增益在7.3dB;在1.4GHz CW、50V工作电压下测量的输出功率率密度达到了4.4W/cm,功率增益在5.76dB。 展开更多
关键词 L波段 碳化硅 静态感应晶体管 负载牵引
下载PDF
4500V碳化硅肖特基二极管研究 被引量:9
2
作者 黄润华 李理 +7 位作者 陶永洪 刘奥 陈刚 李赟 柏松 栗锐 杨立杰 陈堂胜 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第3期220-223,共4页
设计了一种阻断电压4 500V的碳化硅(SiC)结势垒肖特基(JBS)二极管。采用有限元仿真的方法对器件的外延掺杂浓度和厚度以及终端保护效率进行了优化。器件采用50μm厚、掺杂浓度为1.2×1015cm-3的N型低掺杂区。终端保护结构采用保护... 设计了一种阻断电压4 500V的碳化硅(SiC)结势垒肖特基(JBS)二极管。采用有限元仿真的方法对器件的外延掺杂浓度和厚度以及终端保护效率进行了优化。器件采用50μm厚、掺杂浓度为1.2×1015cm-3的N型低掺杂区。终端保护结构采用保护环结构。正向电压4V下导通电流密度为80A/cm2。 展开更多
关键词 4H型碳化硅 结势垒肖特基二极管 终端保护 保护环
下载PDF
1700V碳化硅MOSFET设计 被引量:4
3
作者 黄润华 陶永洪 +6 位作者 柏松 陈刚 汪玲 刘奥 卫能 李赟 赵志飞 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第6期510-513,共4页
设计了一种击穿电压大于1 700V的SiC MOSFET器件。采用有限元仿真的方法对器件的外延掺杂浓度及厚度、有源区结构以及终端保护效率进行了优化。器件采用14μm厚、掺杂浓度为5×1015cm-3的N型低掺杂区。终端保护结构采用保护环结构... 设计了一种击穿电压大于1 700V的SiC MOSFET器件。采用有限元仿真的方法对器件的外延掺杂浓度及厚度、有源区结构以及终端保护效率进行了优化。器件采用14μm厚、掺杂浓度为5×1015cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于1A,击穿电压高于1 800V。 展开更多
关键词 4H型碳化硅 金属氧化物半导体场效应晶体管 终端保护 界面态
下载PDF
常关型亚微米沟道1200V SiC MOSFET 被引量:2
4
作者 黄润华 陶永洪 +6 位作者 柏松 陈刚 汪玲 刘奥 卫能 李赟 赵志飞 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第5期F0003-F0003,共1页
南京电子器件研究所基于自主12μm外延和76.2mm(3英寸)SiC圆片加工工艺,通过介质刻蚀沟道自对准技术,在国内率先实现了导通电流大于5A的SiCDMOSFET,阻断电压大于1200V,阈值电压5V。
关键词 MOSFET 沟道 亚微米 SIC 南京电子器件研究所 自对准技术 加工工艺 导通电流
下载PDF
SiC功率MOSFET器件研制进展 被引量:3
5
作者 柏松 黄润华 +1 位作者 陶永洪 刘奥 《电力电子技术》 CSCD 北大核心 2017年第8期1-3,共3页
碳化硅(SiC)功率金属-氧化物半导体场效应管(MOSFET)以其优越的性能受到广泛关注,但受限于器件设计和工艺技术水平,器件的潜力尚未得到充分发挥。介绍了SiC功率MOSFET的结构设计和加工工艺,采用一氧化氮(NO)栅氧退火工艺技术研制出击穿... 碳化硅(SiC)功率金属-氧化物半导体场效应管(MOSFET)以其优越的性能受到广泛关注,但受限于器件设计和工艺技术水平,器件的潜力尚未得到充分发挥。介绍了SiC功率MOSFET的结构设计和加工工艺,采用一氧化氮(NO)栅氧退火工艺技术研制出击穿电压为1 800 V、比导通电阻为8mΩ·cm^2的SiC MOSFET器件,测试评价了器件的直流和动态特性,关断特性显著优于Si IGBT。评估了SiC MOSFET器件栅氧结构的可靠性,器件的栅氧介质寿命及阈值电压稳定性均达到工程应用要求。 展开更多
关键词 金属-氧化物半导体场效应管 碳化硅 可靠性
下载PDF
14kV-1 A SiC超高压PiN二极管 被引量:1
6
作者 栗锐 黄润华 +1 位作者 柏松 陶永洪 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第5期365-368,共4页
设计了一种耐压超过14kV的4H-SiC超高压PiN二极管。外延材料N-层掺杂浓度3.0×10^(14) cm^(-3),厚度140μm。通过模拟仿真,采用台面结合双JTE结终端保护结构,器件实现了14kV以上耐压,正向导通电流1A。
关键词 4H-SIC PIN二极管 超高压 双结终端扩展
下载PDF
1200V碳化硅MOSFET设计
7
作者 黄润华 陶永洪 +5 位作者 柏松 陈刚 汪玲 刘奥 李赟 赵志飞 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第6期435-438,共4页
设计了一种阻断电压大于1 200V的碳化硅(SiC)MOSFET器件。采用有限元仿真的方法对器件的终端电场分布进行了优化。器件采用12μm厚、掺杂浓度为6e15cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于13A... 设计了一种阻断电压大于1 200V的碳化硅(SiC)MOSFET器件。采用有限元仿真的方法对器件的终端电场分布进行了优化。器件采用12μm厚、掺杂浓度为6e15cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于13A,击穿电压达1 900V。 展开更多
关键词 4H型碳化硅 金属氧化物半导体场效应晶体管 终端保护 界面态
下载PDF
4500V碳化硅SBD和JFET功率模块的制备与测试 被引量:8
8
作者 何骏伟 陈思哲 +4 位作者 任娜 柏松 陶永洪 刘奥 盛况 《电工技术学报》 EI CSCD 北大核心 2015年第17期63-69,共7页
基于自主研制的碳化硅肖特基势垒二极管(SBD)和碳化硅结型场效应晶体管(JFET)芯片,成功制备了4 500 V/150 A的碳化硅SBD功率模块和4 500 V/50 A的碳化硅JFET功率模块,并设计了JFET功率模块的驱动电路进行相应的静态和动态开关测试。测... 基于自主研制的碳化硅肖特基势垒二极管(SBD)和碳化硅结型场效应晶体管(JFET)芯片,成功制备了4 500 V/150 A的碳化硅SBD功率模块和4 500 V/50 A的碳化硅JFET功率模块,并设计了JFET功率模块的驱动电路进行相应的静态和动态开关测试。测试结果表明,制备模块具备了相应的电流导通和电压阻断能力,同时开关特性良好,模块的容量是目前国内已报道的最高水平。 展开更多
关键词 碳化硅 肖特基势垒二极管 结型场效应晶体管 功率模块
下载PDF
3000V 10A 4H-SiC结型场效应晶体管的设计与制造 被引量:6
9
作者 刘涛 陈刚 +6 位作者 黄润华 柏松 陶永洪 汪玲 刘奥 李赟 赵志飞 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第3期187-190,共4页
介绍了一种常开型高压4H-SiC JFET的仿真与制造工艺。通过仿真对器件结构和加工工艺进行优化,指导下一步的工艺改进。在N+型4H-SiC衬底上生长掺杂浓度(ND)为1.0×1015 cm-3,厚度为50μm的N-外延层,并采用本实验室开发的SiC JFET工... 介绍了一种常开型高压4H-SiC JFET的仿真与制造工艺。通过仿真对器件结构和加工工艺进行优化,指导下一步的工艺改进。在N+型4H-SiC衬底上生长掺杂浓度(ND)为1.0×1015 cm-3,厚度为50μm的N-外延层,并采用本实验室开发的SiC JFET工艺进行了器件工艺加工。通过测试,当栅极偏压VG=-6V时,研制的SiC JFET可以阻断3 000V电压;当栅极偏压VG=7V、漏极电压VD=3V时,正向漏极电流大于10A,对应的电流密度为100A/cm2。 展开更多
关键词 4H型SiC 垂直沟道结型场效应晶体管 沟槽刻蚀
下载PDF
基于SM-JTE结构的4H-SiC器件 被引量:2
10
作者 杨同同 柏松 +2 位作者 黄润华 汪玲 陶永洪 《微电子学》 CSCD 北大核心 2017年第4期572-575,580,共5页
介绍了高压空间调制结终端扩展(SM-JTE)结构及其优势。结合实际的MOSFET工艺和已有的理论模型,定义了全新的4H-Si C器件TCAD仿真模型参数。首次提出了确定SM-JTE最优长度的方法。基于SM-JTE结构的4H-Si C器件具有优良的击穿特性。SM-JT... 介绍了高压空间调制结终端扩展(SM-JTE)结构及其优势。结合实际的MOSFET工艺和已有的理论模型,定义了全新的4H-Si C器件TCAD仿真模型参数。首次提出了确定SM-JTE最优长度的方法。基于SM-JTE结构的4H-Si C器件具有优良的击穿特性。SM-JTE结构的长度为230μm时,SM-JTE的击穿电压可以达到16 k V。针对界面电荷对击穿特性的影响进行了系统仿真研究。仿真结果表明,正界面电荷相比负界面电荷对击穿电压的影响更大,且界面态电荷会引起击穿电压明显下降。该SM-JTE结构可以采用更短的结终端,在同样尺寸的芯片上能制作更多的器件,从而提高生产效率,降低器件成本。 展开更多
关键词 SM-JTE 4H-Si C 结终端扩展 界面电荷
下载PDF
12kV 4H-SiC N沟道IGBT的设计与实现 被引量:2
11
作者 杨同同 陶永洪 +2 位作者 杨晓磊 黄润华 柏松 《固体电子学研究与进展》 CAS CSCD 北大核心 2018年第5期311-315,323,共6页
报道了一款阻断能力为12kV的4H-SiC N沟道绝缘栅双极型场效应晶体管(IGBT)。器件为穿通型IGBT,漂移层厚度为120μm,掺杂浓度为2e14cm^(-3);缓冲层厚度为3μm,掺杂浓度为4e16cm^(-3)。为缓解器件主结边缘处的电场集中效应,采用了结终端扩... 报道了一款阻断能力为12kV的4H-SiC N沟道绝缘栅双极型场效应晶体管(IGBT)。器件为穿通型IGBT,漂移层厚度为120μm,掺杂浓度为2e14cm^(-3);缓冲层厚度为3μm,掺杂浓度为4e16cm^(-3)。为缓解器件主结边缘处的电场集中效应,采用了结终端扩展(JTE)终端结构。流片测试结果表明,栅极电压20V,集电极正向电流为24A/cm^2时,比导通电阻为140mΩ·cm^2。栅极和发射极短接,集电极电压为13kV时,漏电流小于10μA。 展开更多
关键词 SIC 有限元仿真 绝缘栅双极型场效应晶体管
下载PDF
4H-SiC结势垒肖特基二极管VRSM特性研究 被引量:1
12
作者 顾春德 刘斯扬 +5 位作者 马荣晶 孙伟锋 黄润华 陶永洪 刘奥 汪玲 《电子器件》 CAS 北大核心 2015年第4期725-729,共5页
通过器件模拟仿真软件Sentauras和高分辨率透射电子显微镜HRTEM(High-Resolution Transmission Electron Microscopy)研究了4H-SiC结势垒肖特基二极管JBS(Junction Barrier Schottky)在反向浪涌电压应力作用下的失效机理;进而重点研究... 通过器件模拟仿真软件Sentauras和高分辨率透射电子显微镜HRTEM(High-Resolution Transmission Electron Microscopy)研究了4H-SiC结势垒肖特基二极管JBS(Junction Barrier Schottky)在反向浪涌电压应力作用下的失效机理;进而重点研究了结终端扩展区JTE(Junction Termination Extension)的长度、深度和掺杂浓度对该器件反向浪涌峰值电压VRSM(Maximum Surge Peak Reverse Voltage)的影响,并结合JBS的基本结构对其进行优化设计;最后,流片测试显示优化设计的4H-SiC结势垒肖特基二极管的VRSM值约为1450V,比原器件提升了20%左右。 展开更多
关键词 4H-SIC 结势垒肖特基二极管 反向浪涌峰值电压 优化
下载PDF
碳化硅MOSFET栅氧化层可靠性研究 被引量:6
13
作者 黄润华 钮应喜 +8 位作者 杨霏 陶永洪 柏松 陈刚 汪玲 刘奥 卫能 李赟 赵志飞 《智能电网》 2015年第2期99-102,共4页
通过TCAD仿真的方法对器件可靠性与结构设计之间的关系进行分析;对栅极电压和栅氧化层最强电场进行仿真,以对碳化硅金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)单胞结构参数进行优化;在N... 通过TCAD仿真的方法对器件可靠性与结构设计之间的关系进行分析;对栅极电压和栅氧化层最强电场进行仿真,以对碳化硅金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)单胞结构参数进行优化;在N型碳化硅外延层上制作金属氧化物半导体(metal-oxide-semiconductor,MOS)电容,并且通过对MOS电容进行C-V测试的方法评估Si O2/Si C界面质量。对导带附近界面陷阱密度进行比较。NO退火的样品与干氧氧化样品相比界面质量明显改善,界面态密度小于5×10~11 cm–2e V–1。 展开更多
关键词 界面态 碳化硅金属氧化物半导体(metal-oxide-semiconductor MOS)电容
下载PDF
4H型碳化硅高温氧化工艺研究 被引量:1
14
作者 钮应喜 黄润华 +7 位作者 杨霏 汪玲 陈刚 陶永洪 刘奥 柏松 李赟 赵志飞 《智能电网》 2016年第6期546-549,共4页
在4H型碳化硅导电衬底上进行N型外延层生长,并对外延层表面进行化学机械抛光;通过高温氧化的方法在表面生成氧化层,并且在NO中进行退火;在此之后,加工碳化硅MOS电容和LMOS;通过C-V测试的方法对Si O2/Si C界面特性进行评估;通过测试的方... 在4H型碳化硅导电衬底上进行N型外延层生长,并对外延层表面进行化学机械抛光;通过高温氧化的方法在表面生成氧化层,并且在NO中进行退火;在此之后,加工碳化硅MOS电容和LMOS;通过C-V测试的方法对Si O2/Si C界面特性进行评估;通过测试的方法对LMOS的场效应迁移率和MOS的击穿电压分布情况进行分析。结果表明,经过表面抛光可大大改善表面形貌,在一定程度上抑制界面态的产生,并且改善沟道导电的一致性。 展开更多
关键词 4H型碳化硅 界面态 碳化硅MOS电容 可靠性
下载PDF
Development of 10 kV 4H-SiC JBS diode with FGR termination 被引量:7
15
作者 黄润华 陶永洪 +6 位作者 曹鹏飞 汪玲 陈刚 柏松 栗瑞 李赟 赵志飞 《Journal of Semiconductors》 EI CAS CSCD 2014年第7期56-59,共4页
The design, fabrication, and electrical characteristics of the 4H-SiC JBS diode with a breakdown voltage higher than 10 kV are presented. 60 floating guard rings have been used in the fabrication. Numerical simulation... The design, fabrication, and electrical characteristics of the 4H-SiC JBS diode with a breakdown voltage higher than 10 kV are presented. 60 floating guard rings have been used in the fabrication. Numerical simulations have been performed to select the doping level and thickness of the drift layer and the effectiveness of the edge termination technique. The n-type epilayer is 100 μm in thickness with a doping of 6 × 10^14 cm^-3. The on-state voltage was 2.7 V at JF = 13 A/cm^2. 展开更多
关键词 4It-SiC JBS diodes edge termination floating guard rings
原文传递
Design and fabrication of a 3.3 kV 4H-SiC MOSFET 被引量:2
16
作者 黄润华 陶永洪 +6 位作者 柏松 陈刚 汪玲 刘奥 卫能 李赟 赵志飞 《Journal of Semiconductors》 EI CAS CSCD 2015年第9期54-57,共4页
A 4H-SiC MOSFET with breakdown voltage higher than 3300 V has been successfully designed and fabricated. Numerical simulations have been performed to optimize the parameters of the drift layer and DMOSFET cell structu... A 4H-SiC MOSFET with breakdown voltage higher than 3300 V has been successfully designed and fabricated. Numerical simulations have been performed to optimize the parameters of the drift layer and DMOSFET cell structure of active area. The n-type epilayer is 33μm thick with a doping of 2.5 × 10^15 cm-3. The devices were fabricated with a floating guard ring edge termination. The drain current 1d= 5 A at Vg = 20 V, corresponding to vd = 2.5 v. 展开更多
关键词 4H-SIC MOSFET interface state
原文传递
Development of 17 kV 4H-SiC PiN diode
17
作者 黄润华 陶永洪 +5 位作者 汪玲 陈刚 柏松 栗锐 李赟 赵志飞 《Journal of Semiconductors》 EI CAS CSCD 2016年第8期45-48,共4页
The design, fabrication, and electrical characteristics of a 4H-SiC PiN diode with breakdown voltage higher than 17 kV are presented. The three-zone JTE has been used in the fabrication. Numerical simulations have bee... The design, fabrication, and electrical characteristics of a 4H-SiC PiN diode with breakdown voltage higher than 17 kV are presented. The three-zone JTE has been used in the fabrication. Numerical simulations have been performed to optimize the parameters of the edge termination technique. The epilayer properties of the N-type are 175/zm with a doping of 2 x 1014 cm-3. With the three-zone JTE, a typical breakdown voltage of 17 kV has been achieved. 展开更多
关键词 4H-SIC power device TERMINATION JTE
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部