一种优化的BCH编解码器的设计与实现

针对NAND Flash制造工艺不断提高,导致其内部数据在存储时出错概率越来越大的问题,提出一种优化的BCH编解码器设计。在编码电路采用16位并行操作,解码电路采用3级流水线操作,以提高数据的处理速度。完成电路的仿真验证,仿真结果表明使用优化后的BCH编解码器,可以正确校正多达48位出错位,并完成基于SMIC 0.11μm工艺库的设计综合,综合结果表明该设计在工作频率、面积和功耗方面得到很大改善。

一种基于Cache机制的低功耗Flash控制器设计

为降低消费类电子产品中嵌入式Flash的读取功耗,设计了一种基于Cache机制的Flash控制器。将Cache机制引入Flash控制器中,运用控制变量的方法,分析了容量、关联度和行长与Cache命中率、微控制器功耗的关系,给出了Cache相应的参数。结果表明,容量选择1024字节、关联度和行长选择4字/1路模式时,Cache具有较高命中率,微控制器功耗的优化效果最为明显。