期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种1.8V 4.8GHz 0.9mW 0.18μm CMOS分频器 被引量:1
1
作者 雷牡敏 李永明 孙义和 《微电子学》 CAS CSCD 北大核心 2007年第2期279-281,共3页
给出了一个电源电压为1.8 V、功耗为0.9 mW的4.8 GHz二分频器。该分频器采用基于反转触发器(TFF)的电路结构,使用动态负载,输出I、Q两路正交信号。对设计的电路采用标准UMC 0.18μm CMOS工艺进行了仿真,结果表明,该分频器工作频率可达6.... 给出了一个电源电压为1.8 V、功耗为0.9 mW的4.8 GHz二分频器。该分频器采用基于反转触发器(TFF)的电路结构,使用动态负载,输出I、Q两路正交信号。对设计的电路采用标准UMC 0.18μm CMOS工艺进行了仿真,结果表明,该分频器工作频率可达6.5 GHz。 展开更多
关键词 分频器 反转触发器 动态负载 正交信号
下载PDF
适用于中国超宽带标准的0.18μm-CMOS单边带混频器设计
2
作者 张永琥 张海英 +2 位作者 黄水龙 雷牡敏 高振东 《电子器件》 CAS 2010年第3期281-285,共5页
基于0.18μm-CMOS工艺设计了一款适用于中国超宽带(UWB)标准的单边带(SSB)混频器。对电流换向型混频器进行分析,提出折叠PMOS跨导级结构使线性度和转换增益得以同时提升,并应用并联峰化技术扩展电路带宽,满足了系统超宽带、高线性度和... 基于0.18μm-CMOS工艺设计了一款适用于中国超宽带(UWB)标准的单边带(SSB)混频器。对电流换向型混频器进行分析,提出折叠PMOS跨导级结构使线性度和转换增益得以同时提升,并应用并联峰化技术扩展电路带宽,满足了系统超宽带、高线性度和增益适中的要求。结果表明,在6 GHz~9 GHz范围内,转换增益大于-2 dB且增益平坦,镜像抑制约为90dB,IP-1dB大于0 dBm,IIP3大于10 dBm。电路核心面积0.35 mm×0.65 mm,工作电压为1.8 V,直流电流10.6 mA。 展开更多
关键词 0.18μm-CMOS 高线性度 超宽带 SSB混频器 折叠PMOS跨导级 并联峰化
下载PDF
A wideband frequency synthesizer for a receiver application at multiple frequencies 被引量:1
3
作者 王小松 黄水龙 +3 位作者 陈普锋 雷牡敏 李志强 张海英 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2010年第3期80-84,共5页
An integer-N frequency synthesizer for a receiver application at multiple frequencies was implemented in 0.18μm 1P6M CMOS technology. The synthesizer generates 2.57 GHz, 2.52 GHz, 2.4 GHz and 2.25 GHz local signals f... An integer-N frequency synthesizer for a receiver application at multiple frequencies was implemented in 0.18μm 1P6M CMOS technology. The synthesizer generates 2.57 GHz, 2.52 GHz, 2.4 GHz and 2.25 GHz local signals for the receiver. A wide-range voltage-controlled oscillator (VCO) based on a reconfigurable LC tank with a binaryweighted switched capacitor array and a switched inductor array is employed to cover the desired frequencies with a sufficient margin. The measured tuning range of the VCO is from 1.76 to 2.59 GHz. From the carriers of 2.57 GHz, 2.52 GHz, 2.4 GHz and 2.25 GHz, the measured phase noises are -122.13 dBc/Hz, -122.19 dBc/Hz, -121.8 dBc/Hz and -121.05 dBc/Hz, at 1 MHz offset, respectively. Their in-band phase noises are -80.09 dBc/Hz, -80.29 dBc/Hz, -83.05 dBc/Hz and -86.38 dBc/Hz, respectively. The frequency synthesizer including buffers consumes a total power of 70 mW from a 2 V power supply. The chip size is 1.5 × 1 mm2. 展开更多
关键词 MOS phase locked loop frequency synthesizer multiple frequencies WIDEBAND phase noise
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部