面向物联网领域的低成本ECC密码处理器设计

为了保障物联网设备的隐私和安全,同时更好地满足其资源受限的特性,采用椭圆曲线密码(ECC)算法方案,通过优化底层算法和电路结构,设计了基于加法器的低成本架构的点乘硬件电路。采用硬件复用技术来减少资源消耗,每个模运算电路只用一个超前进位加法器;优化模运算算子调度,改进电路结构,点运算只使用两个模加减模块、一个模逆模块和一个模乘模块设计实现。在Xilinx公司XCZU3CG-SFVC784-1-E的FPGA平台上进行分析,该点乘电路共使用了8927个CLB LUTs,7789个CLB Registers,电路总功耗为0.371W,工作频率可达247.3 MHz,对比其他架构,处理器硬件资源节省了39.10%~72.44%。