DRFM系统中多目标长延迟数据的存储方法研究

数字射频存储器(Digital Radio Frequency Memory,DRFM)在雷达、电子对抗设备的研制、测试等领域得到了广泛关注。典型的DRFM系统由模数转换、下变频、存储、信号处理、上变频以及数模转换等模块组成。其中,存储模块决定了DRFM所能模拟的目标距离和数量,是决定DRFM性能的核心模块。现有DRFM中的数据存储器有三种:现场可编程门阵列(Field Programmable Gate Array,FPGA)片上高速Block RAM(Random Access Memory)、片外静态随机存储器(Static Random-Access Memory,SRAM)或片外双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random-Access Memory,DDR SDRAM)。片上Block RAM虽然速度快但容量非常有限,片外静态RAM容量大但价格昂贵,片外DDR存储器价格便宜但读写时序存在随机性,在DRFM系统中的应用受限。在多目标、大带宽、长延迟的应用背景下,存储器带宽、容量与成本之间的矛盾尤为突出。为了解决这个问题,通过研究DDR存储器的存储特性,提出了一种使用DDR存储器作为粗延迟器件,FPGA内部Block RAM作为精延迟器件的两级延迟方案,有效解决了全脉冲存储中目标数量、瞬时带宽与存储深度之间的矛盾。

眼泪王

“哇——”随着一声啼哭,我降生到了人间。“怎么回事?”刚刚为我接生的护士大吃一惊:原来在啼哭声中,裹着我的毯子忽然湿透了,还不停地往下滴水呢。护士赶紧把我抱出来,准备换条毯子,谁知道自己忽然就湿成了“落汤鸡”。“这孩子尿裤子了?”医生问。“没有啊。”护士回答。“那怎么——”所有的人都把目光投向我。