基于ARM+FPGA架构的安全数字量输入输出信号系统设计

采用ARM+FPGA架构方案,构建安全数字量输入/输出系统的设计,能够高效、实时、准确地处理安全输入/输出信号,其设计思想是对输入信号进行安全编码,且生成唯一预期的编码,并对其进行故障检测;对输出信号进行安全编码码序的匹配输出,并回读状态反馈信号,判断是否异常;通过安全性和故障防御分析,该设计在铁路产品的应用中通过采用56位编码的码序,危险失效率均能满足安全认证标准中安全完整性等级四级SIL4的要求。

基于CPLD的多电源上电时序的控制设计

随着高速数字信号的快速发展,对集成多核和高速接口的处理器的电源的上电时序的设计则越来越重要,严格的上电时序保证了器件免受损坏和进入良好的工作状态;基于CPLD的多电源上电时序的控制设计则更加可靠、稳定、精确。

基于通信的轨道交通列车运行控制系统

在此次研究中,以通信为基础重点阐述了列车运行控制系统的相关内容,并结合国际技术的发展方向,确定国内安全标准,构建安全认证和评估体系,希望有所帮助。