一种基于FPGA的数字锁相环测速实现方法

通过锁相环路的应用介绍,说明了全数字锁相环的优点,详细讨论了如何在FPGA中利用Verilog语言VHDL语言混和实现全数字锁相测速方案和利用锁相环DPLL中,可逆计数器模值的能修改特性,来控制DPLL的跟踪补偿和锁定时间,DPLL的中心频率以及消除“纹波”的方法。

速度反馈信号的检测和处理

通过几种速度反馈信号检测方法的比较 ,介绍了全数字锁相环测速方法的优点 ,详细讨论了如何在FPGA中利用Verilog语言实现全数字锁相测速方案和通过锁相环DPLL中可逆计数器模值的可修改特性 ,来控制DPLL的跟踪补偿和锁定时间 ,DPLL的中心频率可调以及消除“纹波”

基于Cordic的单相电机矢量控制

采用CPLD实现了一个超大规模集成电路对电机的控制。单相电机的速度调节驱动控制采用全硬件方案实现。主要特点就是采用CPLD实现脉宽调制。一个芯片取代了复杂的常规电路解决方案。成本低廉、体积小而灵活性高,在改变算法时也不用改变硬件。介绍此方法的设计与应用,包括产生正旋量。电机控制的算法如Clark/Park变换,PWM脉冲等需要精确而高速的三角函数与线形计算,本文的方法仅占用很少的CPLD/FPGA面积,就可获得高速度与高精度。试验结果证明了方案的优良性能。

速度反馈信号的检测和处理

详细介绍了如何在FPGA中利用VHDL语言实现超前滞后型数字锁相环，以便从位流数据中恢复出位时钟；并指出了其结构参数对于环路性能的影响。