SM4抗差分功耗分析轻量级门限实现

针对SM4门限实现(TI)面积大、随机数消耗多的问题,提出一种SM4门限实现的改进方案。在满足门限实现理论的情况下,对S盒非线性求逆进行了无随机共享,并引入面向域的乘法掩码方案,将S盒随机数消耗减少至12 bit;基于流水线思想,设计了新的8 bit数据位宽的SM4串行体系结构,复用门限S盒,并优化SM4线性函数,使SM4门限实现面积更加紧凑,仅6513 GE,相较于128 bit数据位宽的SM4门限实现方案,所提方案的面积减小了63.7%以上,并且更好地权衡了速度和面积。经侧信道检验,所提出的改进方案具备抗一阶差分功耗分析(DPA)能力。

面向物联网的SM4轻量级优化实现

针对物联网芯片中对加密算法低面积、高吞吐率需求的增加,提出了速度优先、面积优先、面积速度权衡的3种SM4轻量级硬件实现方案.面积优先方案中,对线性函数L/L'进行优化实现,减少48位寄存器以及120比特的异或资源的使用;速度优先方案中,引入2个新的S盒,实现线性函数L/L'与查找表S盒的合并,从而避免线性函数L/L'的时延;面积速度权衡方案中,合并S盒线性映射、逆线性映射以及线性函数L/L'为一个函数,将加密计算均映射到复合域中进行,减少一个S盒线性映射时延,进一步提高速度.与目前已有方案进行比较,面积优先方案面积减少约5.5%~44.8%以上,仅2371 GE,功耗仅为0.88 mW,最大频率为324 MHz;速度优先方案面积为3061 GE,最大频率提高约9.8%以上,可达549 MHz,吞吐率为439.2 Mbps.