实现了一种应用于系统芯片(SoC)的M PEG-4视频解码加速器。该解码器可完成M PEG-4解码中计算量最大的离散余弦变换(IDCT)、反量化(inverse quan tization)和运动补偿叠加(reconstruction)。本文通过算法、总线接口、存储器结构以及硬件...实现了一种应用于系统芯片(SoC)的M PEG-4视频解码加速器。该解码器可完成M PEG-4解码中计算量最大的离散余弦变换(IDCT)、反量化(inverse quan tization)和运动补偿叠加(reconstruction)。本文通过算法、总线接口、存储器结构以及硬件开销方面的优化,使得在满足M PEG-4实时解码的基础上,加速器占用SoC系统芯片的总线带宽和硬件面积尽量的小,并有利于存储器的复用。经实验验证,本设计可以对M PEG-4简单层(sim p le profile)实时解码。展开更多
文摘实现了一种应用于系统芯片(SoC)的M PEG-4视频解码加速器。该解码器可完成M PEG-4解码中计算量最大的离散余弦变换(IDCT)、反量化(inverse quan tization)和运动补偿叠加(reconstruction)。本文通过算法、总线接口、存储器结构以及硬件开销方面的优化,使得在满足M PEG-4实时解码的基础上,加速器占用SoC系统芯片的总线带宽和硬件面积尽量的小,并有利于存储器的复用。经实验验证,本设计可以对M PEG-4简单层(sim p le profile)实时解码。
