优化芯片面积的标准单元库改进

以深亚微CSMC M5324工艺对标准单元建库流程进行系统研究,确立一个性能好、面积相对较小的C^2MOS结构D寄存器,对其进行原理图设计优化、棍棒图绘制、版图设计验证、单元表征和LEF文件提取等操作.LED驱动控制芯片使用自行改进的C^2MOS结构D寄存器,与使用CSMC提供的标准D寄存器相比,整个芯片Core面积减少8.1%,进行MPW验证,工作正常,性能达到要求.

层次化物理设计中层次模型的应用

本文以一款基于SMIC0.13um工艺的微处理器芯片T_INST为例,采用层次化物理设计将微处理器中M_INST模块分离出来,作为软核单独设计。在顶层设计中使用层次模型调入设计好的软核,完成整个微处理器芯片的物理设计。在软核调回顶层设计时分别采用BAM模型和ETM模型两种时序模型进行布局布线,比较这两种时序模型与最后Prime Time签核阶段的误差。发现BAM模型时序准确更和使用更方便,ETM模型更适合用于IP核。

基于随机扰动的FM算法优化

文章针对特大规模集成电路划分时采用传统FM算法容易陷入局部最优和对初始解敏感的缺点,提出了一种基于概率的随机扰动移动元胞选择的优化算法。它以符合平衡约束的最高增益元胞作为基准点,将一定增益值偏差范围内的元胞同时作为算法可能选取元胞,根据增益值偏差大小赋予元胞一定的被选取概率,随机选择元胞进行移动。采用基于随机扰动的FM优化算法对实际电路进行划分,实验结果表明能降低算法进入局部最优的概率,降低算法对初始解的敏感,在lg=3,r=0.3时平均割线数减少了33.9%,但算法平均运行时间增加了40.5%。