基于FPGA的DDR SDRAM控制器设计与实现

在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用Signal Tap工具,完成了对控制器硬件测试与验证。

高速DAC与FPGA接口信号完整性的仿真分析

在高速系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响很大。针对高速电路发展带来的信号完整性问题,借助Hyperlynx软件和IBIS模型对基于FPGA的400MHz高速DAC系统进行了信号完整性方面的仿真和分析,并且针对信号的反射和串扰问题进行了详细论述。研究结果表明,采取合适的方法可以有效的减小信号的反射和串扰,并且仿真的结果能给实际电路设计实现提供有价值的指导。

一种相控阵系统远程升级方法

为解决超大规模相控阵收发组件程序升级困难和维护升级繁琐的问题,提出了一种自主远程升级方法。对于已经部署的相控阵系统,利用现有硬件设备、网络架构,设计了一套程序远程自主烧录、自主切换机制,通过远程计算机利用网络接口,可以在几分钟内完成对数千个收发组件的程序升级。应用测试结果表明,与人工升级方法相比,远程升级方法效率高,成本低,安全可靠。

一种新型相控阵接收组件的设计与实现

大规模相控阵系统天线数量数以万计,推广使用受系统开发时间长、外场升级不便和成本过高等因素的制约。提出了一种通用且可应用于不同阵列规模的接收组件实现方案,从射频输入,数字波束形成,最终通过光纤接口传输数据。详细描述了接收组件的硬件架构与接口的设计与实现,对工程应用以及测试结果进行了分析。测试结果表明,新型相控阵接收组件体积小、功耗低、性能指标高、可扩展性强,满足大规模相控阵系统的需求。

测控基带资源池的设计与实现

针对传统测控基带紧耦合架构引起的扩展性差、资源冗余和布线复杂等问题,提出了资源池化的测控基带云管理方法。基于构建测控基带资源池的目的,在综合分析业内各类虚拟化技术的基础上,提出了基于I/O融合技术的基带设备虚拟化方案,采用UDP确认传输协议确保端到端信息传输高效可靠,结合应用需求制定了关键指标测试方案。测试结果表明,虚拟化后的基带板卡在模式重构时间、典型数据传输时延和传输性能等方面均有提升,在集约型航天测控地面系统中有广阔的应用前景。