一种同时进行资源分配和布局规划的高层次综合算法

随着集成电路的特征尺寸不断缩小 ,连线延迟成为决定电路性能的主要因素之一 ,减小连线网络复杂度已成为高层次综合算法的一个重要内容 .本文提出了一种同时进行资源分配和布局规划的算法 ,使用最小割 (Min Cut)算法对已调度的数据依赖图 (DFG)进行多路分割 ,实现了资源分配 ,同时又把分割的过程对应到Slicing结构的布局规划中 .在算法进行过程中可以不断利用前面步骤所提供的布局信息指导资源分配 ,从而有效的对连线进行优化 .

深亚微米集成电路高层次设计方法进展

解决深亚微米条件下连线延迟所带来的影响问题已成为当前集成电路设计方法学研究的重点。本文试图从介绍几个主要的深亚微米集成电路的高层次设计方法入手，通过分析它们各自的优缺点，探讨解决这一问题可能的方向和途径。

嵌入式RSA加解密处理器

RSA加密是一个运算密集的过程 ,为了 CPU能实时进行处理 ,设计了一种嵌入式 RSA处理器 ,它可以在外部微处理器的控制下完成 RSA加解密运算。设计中采用了适合硬件实现的 CIOS方法 ,在保持硬件规模较小的同时加速模乘运算速度。在设计中还采用了窗口法减少模幂运算过程中所需进行的模乘运算次数 ,大大提高了处理速度。在电路的控制逻辑中 ,采取了流水线操作 ,进一步提高了处理速度。在 2 0 MHz的时钟频率下 ,该处理器完成 10 2 4bit的模幂运算最多只需 16 0 ms。电路规模约为 2 6 0 0 0等效逻辑门 。