基于SoC_FC芯片的电源管理系统设计与实现

机载智能电源管理系统作为航空电子系统的心脏,其功能和性能直接影响着整个航电系统的运行,因此电源管理系统的设计至关重要。介绍了一种以自主研发的高性能、高可靠性、高集成度的光纤通道芯片SoC_FC为主控制器的电源管理系统的软硬件设计与实现过程。硬件平台以SoC_FC为核心,外扩A/D转换、存储器等电路,软件设计以嵌入式操作系统VxWorks为平台。通过引入光纤通道芯片SoC_FC不仅满足了电源管理系统功能及性能的需求,同时有效地缩短了研发周期,满足了飞机高度综合、小型化的发展需求。

基于S3C2410和CF卡的FAT32开发

本文依据CF卡的基本结构和工作原理,设计了S3C2410与CF卡的接口电路和系统软件,按照FAT32格式实现基于S3C2410的CF卡文件系统。该系统可广泛应用于需要进行大容量的现场数据采集、存储和查询的场所。

FC网络技术应用解决方案

FC网络是一种新型的高速通信技术,是新一代综合化航空电子系统通信网络的首选。国内机载FC网络技术应用缺少完整的技术体系,开发一套完整的FC网络技术应用解决方案尤为重要。介绍了一种FC网络技术应用解决方案,详细说明了FC网络系统构建原理及应用设备。网络核心应用设备包含FC交换机、FC节点机和传输介质,网络配套应用设备包含FC网络配置工具及FC协议分析、数据采集、记录、仿真等设备。支撑并推动了重点型号项目的研制,促进了我国新一代机载FC网络技术的发展。

基于自研芯片的FC-ASM仿真卡设计与实现

随着航空电子技术的发展,不断提高产品的可靠性,减小系统的重量、体积、功耗等,已成为目前设计的一种趋势。但传统FC-ASM仿真卡都是以FPGA方式实现,其板面积大、功耗极高、可靠性低、通用性差,已不能满足系统小型化高可靠性的要求。提出了一种基于自研芯片的FC-ASM仿真卡实现方案。该方案设计灵活简单,集成了FC-AE-ASM协议通信、设备管理、时统管理、网络管理等功能,同时以其功耗低、成本小和重量轻等优势,现被广泛应用于地面仿真设备和实验室环境中。

基于扫描线填充的三角形图元双向光栅化技术

光栅化是图形处理器3D引擎流水线的关键阶段,实现了从连续方式描述的图形到离散的像素点间的转换,如何提高光栅化效率是图形处理器设计的关键技术之一.本文分析了基于Bresenham算法的线填充算法,提出一种基于扫描线填充算法的三角形图元双向光栅化技术,称为BSF,实现了同时从两个方向对三角形图元进行光栅化,将三角形光栅化效率提升约39.02%,代价是增加了光栅化单元的规模和复杂度.基于BSF设计了光栅化单元,并采用Xilinx的ISE工具进行综合,在Xilinx Vertex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到202M Hz,测试结果表明可以正确快速的实现光栅化功能.在SMIC 65nm CMOS工艺下,采用Synopsys Design-Compiler对光栅化单元进行综合,电路工作频率达到330MHz,满足设计需求.

图形处理器低功耗设计技术研究

图形处理器(GPU)以其强大的图形加速性能以及在通用计算领域的出色表现正在被越来越广泛地应用。但随着芯片规模和集成度的不断提升,单个GPU芯片的功耗已经高达376W,是高端通用处理器的2～3倍。高功耗带来的可靠性、稳定性以及芯片成本问题使"功耗墙"已经成为未来GPU设计过程中需要突破的关键问题之一。立足于体系结构层次,结合图形处理器的渲染流水线的结构特点,从深度测试和消隐、染色器数据通路、纹理映射和压缩、渲染策略、寄存器文件和片上Cache等角度描述了图形处理器的低功耗设计技术,并指出了GPU低功耗设计技术的进一步研究方向。

图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了Open GL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用Cadence NC-Verilog仿真工具进行虚拟验证,采用Xilinx的ISE工具进行综合,并在Xilinx Virtex6XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。

FC IP软核的仿真与验证

基于FC通信协议处理的SoC设计中,FC IP核的仿真验证是其基础。文中概要介绍了FC协议,通过分析其层次架构,明确了软硬件交汇点,从而给出了FC通信协议处理SoC中FC IP的基本功能定义。在此基础上,简单介绍了FC-IP的设计,描述了IP的逻辑结构及模块功能。对于FC-IP的仿真验证,从基于testbench的功能仿真和基于FPGA平台的软硬件协同验证两方面进行了全面介绍。结果证明IP实现了预定功能,符合设计要求。

基于SOPC的FC-2层协议设计与实现

在分析了光纤通道协议基本层次结构和拓扑结构的基础上,提出了一种面向机载应用、基于SOPC平台的FC-2层协议软硬件协同设计与实现的方法。对平台的构建、基于平台相应的驱动软件、FC2层协议协同设计软件进行了详细论述,对基于SOPC的FC-2层协议的实现,通过自身板级互联、与商业板卡以及与商业交换机互联的三种方式进行了协议的全面测试,验证了FC-2层协议基于SOPC软硬件协同设计与实现的有效性。

FC光纤通道技术研究综述

光纤通道是一个为适应高性能数据传输要求而设计的通信协议,满足系统结构的标准化,适应高速、大量、可靠、有效信息通信和处理的要求,它在新一代航空电子系统中已被广泛采用。基于航空电子系统对航空电子网络的需求,介绍了FC协议的起源与发展、FC协议分层模型、FC传输帧格式,以及FC网络传输支持的错误处理方式和余度管理等,深入分析了基于FC协议构建的网络拓扑结构及其特点,进一步说明了FC网络未来的发展趋势,为基于光纤通道技术的网络构建和网络通信提供了理论依据。

图形处理器剪裁加速器的设计与实现

平面剪裁和视景体剪裁是图形处理器中3D引擎的核心功能,而在进行复杂场景绘制时,剪裁操作容易成为整个3D引擎的瓶颈.对此提出一种优化的剪裁加速器结构,并完成了剪裁加速器单元的设计与实现.在Xilinx Vertex6XC6VLX760FPGA上进行原型验证,电路工作频率可以达到196 MHz,测试功能正确.在SMIC 65nm CMOS工艺下,电路工作频率达到315 MHz,满足设计需求.

统一渲染架构GPU图形处理量化性能模型研究

统一渲染架构GPU为图形处理提供了丰富的运算、存储资源,也对软件优化提出了更高要求。为了有效地进行性能设计和优化,针对统一渲染架构实现的GPU提出一种量化的图形处理性能模型,在深入研究统一渲染架构GPU架构和工作原理基础上,分析影响图形处理的各种因素:图形指令生成、主机接口数据传输、图形指令解析、图形处理流水数据吞吐和统一染色阵列处理能力。通过仿真验证表明,在研制自主知识产权GPU过程中,采用本方法设计各部分性能指标,评估统一染色GPU图形处理性能与实测相比,误差小于7.5%。

一种SoC芯片中PCIe接口的FPGA平台验证

PCI Express(PCIe)作为第三代高性能IO总线标准,以其高速率、低功耗、双通道、传输可靠等多方面的优势,被广泛应用在嵌入式领域,作为高速系统I/O总线,其功能和性能必然成为影响整个嵌入式系统成败的关键,因此,在嵌入式系统的设计及验证中,如何对PCIe接口进行充分、完备并且有效的验证显得至关重要.文章结合一种SoC芯片中的PCIe接口FPGA验证,进行PCIe协议及功能分析,搭建了FPGA验证平台,策划验证项,完成对PCIe接口的FPGA平台验证,有效的提高了验证效率,加快了芯片的开发速度.

3D图形处理器API符合性验证方法关键技术研究

3D图形API(Application Programming Interface,应用程序编程接口)是三维图形处理函数接口的简称,它将图形系统的上层应用程序和底层驱动隔离,使得应用软件具有良好的可移植性。OpenGL(Open Graphics Library,开放图形接口库)是为了规避不同硬件驱动而定义的与上层接口的标准库函数。如何开发出符合OpenGL标准的API,是3D图形处理器研制及应用的关键。首先系统分析了OpenGL标准API的属性,提出了自研3D图形处理器API与OpenGL标准API符合性验证关键技术,基于FPGA平台从函数的接口参数、绘图功能、显示功能和错误反馈处理这四个方面来验证。上述验证方法具有很强的操作性,验证覆盖范围更广,验证用例的设计更为复杂。该方法加速了验证过程,提高了验证的充分性。

FC协议处理芯片设计与实现

在深入研究及分析FC网络协议的基础上,提出了一种采用数模混合So C设计技术实现FC-AE-ASM协议处理芯片的研制方案,详细说明了芯片的架构设计、工作原理及技术优势。该芯片内嵌微处理器、FC-AE-ASM协议处理引擎、高速串并转换Ser Des、PCIe/Rapid IO主机接口,与主机处理器配合可完成FC设备管理、通信管理、时钟同步、网络管理等功能;提供片外存储器接口以及JTAG等调试接口。经过多层次、多角度验证表明,该芯片功能、性能稳定,可大大减小系统功耗及体积,提高系统集成度。

IPC平面裁剪算法的设计与实现

Sutherland-Hodgman算法是平面裁剪中常用的一种算法,其以顶点序列为基准,对多边形进行逐边裁剪,算法实现简单、效率高,但不适用于对凹多边形进行裁剪。文中以Sutherland-Hodgman算法(文中称为预处理算法)思想为基础,提出了一种亦可对凹多边形进行裁剪的综合多边形裁剪(Integrated Polygon Clip,IPC)算法,实现了对多边形裁剪的统一化操作。介绍了平面裁剪的使用对象,预处理裁剪算法的原理及实现关键步骤,分析了该算法用于对凹多边形裁剪的局限性,在此基础上提出一种适用于任意多边形裁剪的算法。以例证的方式演示了算法的过程,验证了算法的正确性。验证结果表明IPC算法实现了对多边形的统一裁剪。

H．264四路视频编码FC传输系统的设计与实现

多路视频编码传输系统已经越来越广泛地应用到民用无人机航拍记录系统、视频监控、智能交通系统,以及机载航空领域。系统除了对视频压缩的效率和质量有较高的要求,传输速度也近乎要求零延迟。设计了一套嵌入式视频编码传输系统,采用H. 264编码标准和FC网络协议,设计了基于FPGA的硬件平台和软件架构,实现了性能良好的四路H. 264实时视频编码FC传输系统。设计成果已用于机载实时视频编码传输应用环境,具有重要的实用意义。

FC协议分析仪软件设计与实现

光纤数据通道以其高带宽、低延时、可靠性强等特点成为新一代航空电子系统的主干网络。FC协议分析仪是FC网络测试、仿真、故障诊断、协议验证的必要设备,作为其核心和基础的软件功能及架构将直接影响整个系统的性能及易用性。文中在对FC协议分析的基础上,结合FC分析仪硬件系统,提出了软件的功能与架构设计方案,重点阐述了追踪控制、性能监控、踪迹查看、专家系统功能软件的设计思路。该软件为用户提供了友好的交互界面,结合系统硬件可在线和离线测试、分析FC网络状态,满足了FC协议分析的功能及性能要求,为FC网络系统的开发提供了有力的支撑。

符合OpenGL标准的国产化显卡研究与实现

我国现有显卡设计基本依赖国外产品,没有统一的软硬件接口,导致显示性能不高、显示软件升级和移植困难。OpenGL(Open Graphics Library)以其强大的功能、性能及良好的兼容性成为业界广为使用的图形API接口。文中基于对OpenGL标准的深入分析,介绍了一款基于OpenGL 1.3标准的显卡设计与实现方案。该显卡与主机采用PCI总线互联,核心图形处理功能基于FPGA,采用专用硬件处理逻辑与软件结合的方式实现,可完成二维/三维硬件加速功能。经过测试和验证,该显卡可替代以ATI M9-CSP64芯片为核心的显卡。

FC数据采集记录器软件设计与实现

FC(Fibre Channel,光纤通道)数据采集记录器用于对FC链路数据的采集、记录与卸载,是实时监控和事后分析FC通信状态的必要设备,作为其核心和基础的软件将直接影响整个系统的性能。文中在对FC网络分析的基础上,结合FC数据采集记录器硬件系统,提出了软件的功能与架构设计方案,重点阐述了数据采集、记录、卸载软件的设计思路。该软件协同系统硬件可实现不低于100 MB/s的数据实时采集和200 MB/s的数据记录与卸载,满足了高带宽光纤通道数据的采集、记录与卸载要求。