基于寄存器的SM4软件优化实现方法

SM4算法的实现效率是密码算法国产化进程中亟需解决的关键问题,许多学者致力于研究如何提升SM4算法的实现速度.比特切片是目前SM4算法软件实现方法中公认速度较高的一种实现方法,它通过在一次加密运算中并行加密多组明文数据的方式,在处理大批量数据时显著提高了SM4算法的实现速度.使用该方法时,每次加密运算前需一次性将多组数据的相同位加载到CPU的寄存器中,由此会带来CPU寄存器与内存之间数据传输的时间开销.为了减小寄存器一次性加载数据的规模,本文对于比特切片方法中的数据编排方式进行了改进,使得每次CPU执行运算时只加载必要的运算数据,从而减少了内存与寄存器之间的交互操作,进一步提高了用比特切片方法实现SM4时的整体加密效率.采用改进后的比特切片方法实现了SM4算法的64组数据并行加解密,该方法的理论加解密速度可达4.1 cycles/byte,经测试在AMD Ryzen75800H平台上加密速率达到了11162Mb/s.该方法对基于比特切片方法设计的对称加密算法软件优化实现方法具有重要参考价值.

SM4字节切片高性能实现

SM4是中国自主研发的对称密码算法,目前广泛应用于国家政府部门,但其性能问题制约着算法进一步的推广和应用。在现有S盒研究基础上考虑了线性变换L的结构特点,将计算S盒过程中的仿射变换融合至线性变换中,进而提出了新的SM4函数结构。相比于原始的函数结构,提出的新结构在字节切片的适配性上更优,并基于该新结构提出了一种SM4字节切片优化方法,可降低线性部分的开销、提升指令吞吐率。使用GFNI指令集和AES-NI指令集分别实现本文提出的SM4字节切片优化方法,在消耗的指令条数和指令吞吐率方面均优于采用相同指令集的优化方法。实验结果表明,所提出的优化方法采用GFNI指令集的实现速率最高可达到35 947 Mbps,优于公开文献的最好结果30 026 Mbps。在不支持GFNI的处理器上,优化方法可使用AES-NI指令集实现,可以达到5 410 Mbps,因此具备一定的通用性。