期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
HP迎接今后十年工程技术的挑战
1
作者
bruce harmon
《中国集成电路》
2002年第8期47-48,共2页
今天的Custom IC和ASIC设计今天,电子设计领域的一些高难度问题随着大规模CustomIC和ASICs的发展逐渐得以解决。这些数字式ASICs可在0.13微米的CMOS上集成数百万的门电路和静态RAM单元。现今的技术发展水平,可在一个数字CMOS ASIC上集成...
今天的Custom IC和ASIC设计今天,电子设计领域的一些高难度问题随着大规模CustomIC和ASICs的发展逐渐得以解决。这些数字式ASICs可在0.13微米的CMOS上集成数百万的门电路和静态RAM单元。现今的技术发展水平,可在一个数字CMOS ASIC上集成1千万个门电路,甚至还能够采用0.
展开更多
关键词
门电路
技术发展水平
挑战
微处理器
设计方案
逻辑电路
毫微米
存储器
集成电路
数字式
下载PDF
职称材料
题名
HP迎接今后十年工程技术的挑战
1
作者
bruce harmon
机构
惠普公司全球EDA部门
出处
《中国集成电路》
2002年第8期47-48,共2页
文摘
今天的Custom IC和ASIC设计今天,电子设计领域的一些高难度问题随着大规模CustomIC和ASICs的发展逐渐得以解决。这些数字式ASICs可在0.13微米的CMOS上集成数百万的门电路和静态RAM单元。现今的技术发展水平,可在一个数字CMOS ASIC上集成1千万个门电路,甚至还能够采用0.
关键词
门电路
技术发展水平
挑战
微处理器
设计方案
逻辑电路
毫微米
存储器
集成电路
数字式
分类号
F416.6 [经济管理—产业经济]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
HP迎接今后十年工程技术的挑战
bruce harmon
《中国集成电路》
2002
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部