级联型PLL时钟处理器对系统定时影响最小

本文对一个采用5个串联PLL的特殊而又典型的实验所获得的性能加以研究,并采用该方案把设计师所关心的种种不良影响着力体现出来。