可编程逻辑互连网络的设计

半导体技术的迅速进步要求数字系统设计过程的同步提升。例如英特尔4004处理器这样的早期集成电路完全是手工设计的，其中包括了布局工艺图。对于在1971年利用100m技术工艺过程构建的2300个晶体管晶件而言，这是一个合理的努力。与之形成对照的是2002年7月公布的最新的英特尔奔腾2微处理器。它包含了2．2亿个晶体管，使用了0．180m工艺过程，设计这样一个大型器件要求几百个工程师依靠高级的CAD工具来处理其复杂性。在过去的5至10年内，每一个新的英特尔处理器都是设计的顶峰，为其他器件的跟进设置了标准。随着当前制造技术达到了深一亚微层次，为创建一个可以工作的设计所要求的低层次设计努力就越来越多。同时可编程逻辑器件的功能已经提升。目前的现场可编程门阵列（FPGA）可以实现整个数字系统，它们对于系统层次设计者的吸引力在不断地增加。但是在许多情况中，它们的性能是不够的，或者它们没有包含足够的内存，或者缺乏关键的知识产权核心。因此存在着不断增加的需求，要把可编程逻辑技术与客户化的亚微VLSI技术相结合。如果说在可编程逻辑中存在着一个没有被完全理解的具体方面的话，那就是互连。它占用了最大的面积而且要为大多数的延时负责。可编程逻辑器件的90％是布局，10％是逻辑。本书把焦点放在了90％上面，即可编程布局上。它介绍了互连设计的最新研究成果，重点是互连结构自动生成的知识与工具。